Bài giảng Thiết bị ngoại vi và kỹ thuật ghép nối - Chương 6: Analog Interfacing - Bùi Quốc Anh

1Ch6 Analog 1 Ch 6. Analog Interfacing • In this Chapter: • Analog Signal Interface Overview • Analog Electronics - Conditioner • Digital to Analog Converters • Analog to Digital Converters • DAS - SCADA - DCS/QCS Ch6 Analog 2 6.1. Analog signal Interface Overview: • Là hàm của 1 (hoặc nhiều) biến độc lập, đại lượng vật lý theo thời gian: như tiếng nói, nhiệt độ... theo thời gian: A=f(t,h) • Xuất hiện liên tục trong khoảng thời gian t0 - t1 • Giá trị biến thiên liên tục trong khoảng biên độ từ A0 đến A1 , có thể đa trị. 2Ch6 Analog 3 6.1. analog signal interface overview: Trong thực tế: Rời rạc hóa Trong Máy tính số, thông tin thu về : Rời rạc về thời gian Rời rạc về giá trị => để máy tính thu thập, cần phải 'rời rạc hóa' các tín hiệu về thời gian và giá trị, dùng thiết bị chuyển đổi ADC tạo ra các tín hiệu số, để: Xử lý, cất vào kho số liệu Truyền gửi đi xa Tái tạo lại hay tổng hợp tín hiệu: dùng thiết bị DAC tạo lại các tín hiệu analog. 6.1. Analog signal Interface Overview: Ch6 Analog 4 Hình 6.02a. Mô hình ghép nối tín hiệu analog 3Ch6 Analog 5 Hình 6.02-b. Mô hình Hệ Đo lường - Điều khiển số Ch6 Analog 6 • Process: – Là các quá trình công nghệ như: dây chuyền xeo giấy; phối-trộn- nghiền-nung clinker => sản xuất cement; dây chuyền luyện-nung- cán thép, sản xuất-trộn phân bón NPK, các nhà máy phát điện... • Sensors: – Là vật liệu/thiết bị dùng để chuyển đổi các đại lượng vật lý không điện từ thế giới thực (T, RH, p, L, v, a, F, pH,..) thành tín hiệu điện (u, i, R, f) – Vật liệu: do đặc tính tự nhiên của vật chất – ví dụ RTD Pt100, cặp nhiệt điện, piazo (titanate-bary), tenzometric; Cặp nhiêt Chromel – Alumel => 40uV/oC – Thiết bị: có sự gia công/chế tác – ví dụ LM135 precision temperature sensor, bán dẫn – Self generating và non generating • Transducer: dùng để biến đổi tín hiệu từ dạng W này sang dạng W khác. • Conditioners: – Vì tín hiệu từ sensors thường rất nhỏ, có thể có nhiễu và phi tuyến => có mạch điện tử analog để xử lý tín hiệu: khuếch đại, lọc nhiễu, bù phi tuyến... cho phù hợp. 4Ch6 Analog 7 • MUX: analog multiplexer – bộ dồn kênh – Inputs: n bit chọn kênh, có 2n kênh số đo analog, đánh số từ 0..2n-1; – Output: 1 kênh chung thông với 1 trong số 2n inputs và duy nhất; – Như vậy chỉ cần 01 hệ VXL/MT và 01 ADC vẫn thu thập được nhiều điểm đo công nghệ • Trích mẫu và giữ - Sample & Hold: – Dùng để trích mẫu của t/h khi có xung sample (100s ns.. vài us) và giữ nguyên giá trị của t/h trong khoảng thời gian lâu hơn để ADC chuyển đổi được ổn định; – Chỉ dùng trong các trường hợp tín hiệu biến thiên nhanh tương đối so với thời gian c/đ của ADC; – Nâng cao độ chính xác và tần số của th. Ch6 Analog 8 • ADC: analog to digital convertor: – Rời rạc hóa t/h về thời gian và số hóa t/h – lượng tử hóa – Có nhiều phương pháp/tốc độ/địa chỉ ứng dụng của chuyển đổi • Central system: hệ nhúng/MT: – CPU, mem, bus, IO port, có thể kết nối với CSDL, net; – thu thập và xử lý số đo. • DAC: digital to analog convertor – Biến đổi tín hiệu số => liên tục về tg nhưng vẫn rời rạc về gt; – Nhiều loại: số bit/1 hay 2 dấu/tốc độ... 5Ch6 Analog 9 • Mạch điện tử analog: – Có nhiều kiểu chức năng tùy thuộc ứng dụng: • Lọc – tái tạo, tổng hợp âm thanh; • Khuếch đại để đến các cơ cấu chấp hành; • Cách ly quang học đề ghép nối với các thiết bị công suất lớn (motor, breaker, ...) • Actuators: các cơ cấu chấp hành – Là 1 lớp các thiết bị để tác động trở lại dây chuyền công nghệ; – Cơ học: motor (3 phase Sync/Async, single phase, dc, step) như robot, printer’s motor, FDC/HDC motors... – Điều khiển dòng năng lượng điện: SCR (thyristor), Triac, Power MOSFET, IGBT... – Điều khiển dòng chất lỏng/khí/gas: valves (percentage, ON/OFF valves) Ch6 Analog 10 H. 6.2c. Mô hình hệ DCS Distributed Control System 6Ch6 Analog 11 H. 5.02d. Mô hình hệ SCADA Supervisory – Control – And Data Acquisition System Ch6 Analog 12 6.2. analog electronics: chuÈn hãa tÝn hiÖu Operational Amplifiers - OpAmps - Khuếch đại thuật toán để tạo các bộ conditioners – chuẩn hóa tín hiệu Analog Switches & Analog Multiplexers Reference Voltage Sourcers - nguồn áp chuẩn Sample & Hold - trích mẫu và giữ Converssion Errors - Sai số chuyển đổi ... 7Ch6 Analog 13 6.2. analog electronics: 6.2.1. Opamp Là vi mạch khuếch đại, nối galvanic, xử lý th từ 0Hz. Tín hiệu gồm: 2 chân tín hiệu Inv. Inp và Non Inv. Input Chân Output Nguồn cấp: +Vcc, -Vcc( Gnd) Chỉnh Offset. Có thể có thêm chân nối tụ bù tần số H603. Operational Amplifier (OpAmp) Ch6 Analog 14 6.2.1. OPAMP: ĐẶC ĐIỂM OPAMP Xử lý tín hiệu dc (0 Hz up) Hệ số khuếch đại lớn, từ kilo... Mega... and even more... (GBW - Gain - band width Product, unit @ MHz) Trở vào lớn vài k đến 1012 , trở ra nhỏ, 10s đến 100s, tốt cho các mạch ghép nối analog, phối hợp trở kháng. Hình 6.04. Thiết bị 2 cửa 8Ch6 Analog 15 6.2.1. OPAMP: ĐẶC ĐIỂM OPAMP Nguồn cấp dải rộng, 1 hoặc 2 dấu: 3Vdc to 18Vdc Khuếch Vi sai (Differential Amplifier), loại trừ nhiễu tốt => CMRR (Common Mode Rejection Ratio - hệ số khử nhiễu đồng pha lớn) up to 120dB: K x (V1-V2) Band width/ Slew rate: Băng thông/ Tốc độ tăng điện áp tối đa phía Output khi cửa vào có bước nhảy đơn vị UOffset: Khi cửa vào =0 mà cửa ra khác 0. Điện áp trôi theo thời gian và nhiệt độ => chỉnh Uoffset/ bias current ICs: Linear Monolithic: A741 (Fair Child), LMx24s...(NS) Linear FET: TL 081/ 082/ 084 (TI), LF356/357/347..(NS) Linear Hybrid: LH0024/ 0032 (NS-Hi Slewrate) Instrumentation OpAmp: LM725/ LH0036/ 0038/ 0084 (NS) Ch6 Analog 16 Hình 6.05a. Analog Comparator, dùng trong ADC 9Ch6 Analog 17 Hình 6.05b. Nói thêm: cho mạch điều khiển đóng cắt Ch6 Analog 18 Hình 6.05c 10 Ch6 Analog 19 Hình 6.05d, hay dùng vì độ ổn định cao Ch6 Analog 20 Hình 6.05e – Ưd: DAC, dịch trục, bù zero Vout=-[(Rf/R1)V1 + (Rf/R2)V2 + + (Rf/Rn)Vn] Nếu chọn Rf=R1=R2==Rn => Vout=-(V1+V2++Vn) 11 Ch6 Analog 21 H 6.05f: Differential apmlifier – dùng trong CN, hs KĐ cao – thường chọn 5-20 lần, khử nhiễu đồng pha Ch6 Analog 22 Hình 6.05-g. Instrumentation Ampl. Rin>>>, trôi nhỏ, khử nhiễu ĐF>> 2 tầng: KĐ vào vs ra vs, hệ số từ 10 – 100 lần KĐVS: vào vs ra đơn cực, 5-20lần 12 Ch6 Analog 23 Hình 6.05-h, dùng trong các ADC tích phân 2 sườn dốc, có thời gian CĐ chậm, độ phân ly, CX cao, rẻ Ch6 Analog 24 Hình 6.05-j, Active filter, Ưd trộng xử lý/lọc nhiễu fc mà tại đó biên độ tín hiệu giảm 0.707 2nd order, -40dB/dec, biên độ th giảm 100 lần khi tần số tăng 10 lần 13 Ch6 Analog 25 Hình 6.05-k, giống như low pass Xd các mạch: Band pass, thông 1 dải Notch, chắn 1 dải Ch6 Analog 26 Hình 6.05-l. Mạch lặp lại tín hiệu (Follower), Biến đổi nguồn t/h có nội trở lớn thành nguồn sđđ có nội trở nhỏ, Loại trừ điện trở (điện áp rơi) trên các mạch trung gian – ví dụ như loại bỏ RON của các khóa analog. 14 Ch6 Analog 27 Hình 6.05-n. i/ U Converter - ghép nối dac out Thường dùng với các DAC – Current Output types. Ch6 Analog 28 Một số lưu ý khi dùng OpAmp • Hệ số kđ được chọn tùy thuộc các mạch: – Mạch kđ thông thường (đảo dấu và không đảo dấu: vài lần đến 10 lần), nếu cần hs kđ tổng lớn thì dùng nhiều tầng => ổn định và dễ dàng kiểm soát – Mạch khuếch đại vi sai, H6.05f, từ 5 – 20 lần – Mạch kđ đo lường (instrument) dăm chục- trăm lần, H6.05g, tầng Vào Vi sai – Ra Vi sai: 15 – 100 lần, tầng Vào Vi sai – Ra Đơn cực: 10 đến 30. – Lưu ý: chọn HSKĐ càng lớn: • Băng thông giảm bấy nhiêu lần • Điện trở vào giảm bấy nhiêu lần • Độ ổn định của mạch giảm: trôi zero theo thời gian, nhiệt độ 15 Ch6 Analog 29 • Dùng mạch cộng để dịch trục. Ví dụ: Sensor nhiệt độ bán dẫn LM335 precision temperature sensor, @10kđ: – Range: • Continuosly -40oC +100oC, • Intermittent mode upto 120oC – Sensitivity: nếu cấp dòng từ 0,5..5mA =>10mV/oK, @ 0oC => 2,73V; 100oC => 3,73V. – Nếu muốn đo theo oC, muốn khai thác tối đa độ phân li => phải dịch trục, trừ đi 2,73V. Tùy thuộc vào ADC Input Voltage sẽ khuếch đại mấy lần. • Ví dụ: đối với ADC input=0..5V, thì nên chọn Analog in= 0.5..4.5V để tránh tràn, gây sai số lớn nên để 0,5V<Ua<4.5V – Nếu ADC Input Voltage 0.. 5V => sẽ dùng mạch KĐ -5 lần. Như vậy mới khai thác triệt để được độ phân ly của ADC – Bài tập: Sơ đồ trang sau, tính gía trị các R để output Voltage: 0.5..4.5V Case studies 1. LM335 Cond. Ch6 Analog 30 Case study 1: LM335 conditioning circuit 16 Ch6 Analog 31 Sơ đồ LM324/TL084/LF347 Quad OpAmp IC Ch6 Analog 32 Case study 2: Loadcell/Pressure Sensor Cond. • Loadcell được chế từ tấm/cục thép đặc biệt, dán cầu điện trở - Wheaston Bridge. • Dùng 4 nhánh R là các Tenzo metric resistance thì độ nhạy sẽ tăng gấp 4 lần. • Tùy kết cấu tấm/cục thép sẽ cho tải trọng max là: 1kg, 5kg, 10kg30.000kg. • Việc tôi luyện thép, dán điện trở lên loadcell là bí quyết. • Tenzo metric R? • Chú ý công suất của RT để không cấp Vcc quá cao=> cháy RT 17 Ch6 Analog 33 Case study 2: Loadcell Conditioning Circuit Ch6 Analog 34 Case study 3: Pt100 sensor • Pt100 là RTD, Resistance Thermo Device, nhiệt điện trở Platin đo được T cao, có • R=100Ohm @ 0OC • ΔR/ΔT = 0,39%/OC • Xây dựng mạch chuẩn hóa tín hiệu – conditioner, để có Output = 0,5..4,5Vdc, nhiệt độ đo từ 0..500OC • Gợi ý: Wheaston Bridge, Constant current sourcercó bù điểm zero 18 Ch6 Analog 35 Ch6 Analog 36 6.2.2. Analog Switches & Multiplexers: a. Switches Hình 6.06. Symbol of Analog SPDT switch Dùng cặp transistor FET bù kênh p và kênh n => dẫn dòng ac R(on) từ 100 .. 1.5 k Off channel Leakage Current: 100 pA .. 1 nA => Không dùng để khóa tín hiệu áp quá thấp Biên độ tín hiệu: Vss<Us<Vdd Tần suất ON/OFF : ..109s/s ICs: CD 4052/ 53, LF11331 19 Ch6 Analog 37 6.2.2. analog switch & multiplexer: b. Multiplexers H×nh 6.07. Functional Block Diagram Analog MUX Ch6 Analog 38 2n switches nối chung 1 cực n bit chọn kênh => 2n kênh, 1 trong số 2n kênh được chọn trong 1 thời điểm. Chức năng MUX và DeMUX Có tín hiệu Inhibit - cấm tất cả các kênh Biên độ tín hiệu: Vss <U(s) < Vdd , Chú ý hiện tượng 'xuyên kênh' (Cross-talk) Tần số tín hiệu : ... MHzGHz Dòng điện nhỏ, cỡ A => thường dùng mạch follower để loại trừ Ron ICs: CD 4051, 74HC4051 (TI), DG508A, 509A (Maxim) 6.2.2. analog switch & multiplexer: b.MUX 20 Ch6 Analog 39 Là các vi mạch (super zener) tạo ra các điện áp có độ ổn định cao theo thời gian và theo nhiệt độ môi trường Giá trị điện áp theo thập phân (2,5 / 5/ 10,00Vdc) hay nhị phân (5,12/ 10,24Vdc) Hệ số trôi: 30..50 ppm/OC Công thức chuyển đổi A/D và D/A n bit: bn-12n-1 + bn-22n-2 + ... + b121 + b020 Uanalog Uref () 2n Vi mạch: LH0070, LM199s, LM136s (NS) 2,50 hoặc 5,00V 6.2.3. Voltage Reference - Uref Ch6 Analog 40 Trích mẫu của tín hiệu vào thời điểm cuối của xung Sample và giữ nguyên giá trị đó trong khoảng thời gian lâu hơn. Dùng trong các hệ thu thập số liệu khi tốc độ biến thiên tín hiệu cao (tương đối) với thời gian ADC chuyển đổi Thu hẹp cửa sổ bất định của ADC - do thời gian chuyển đổi dài (10s s - ms) thành cửa sổ bất định của S&H (10s ns..s) => nâng cao độ chính xác chuyển đổi A/D và nâng cao tần số tín hiệu. Thời gian trích mẫu: vài chục ns đến vài s Tụ giữ (Chold): dùng tụ có dòng rò rất nhỏ Tốc độ sụt áp: mV/s, tuỳ thuộc tụ Guard Ring: kỹ thuật chế tạo mạch giảm thiểu dòng rò 6.2.4. Sample & Hold (tríc mẫu và giữ) 21 Ch6 Analog 41 Hình 6.08. Symbolic Sample & Hold ICs: LF189s (NS); AD585 (Analog Device Inc.) Ch6 Analog 42 22 Ch6 Analog 43 Hình 6.09. Biểu đồ chuyển đổi tín hiệu w/o [w] S&H Ch6 Analog 44 Có tín hiệu u(t). Định: điểm t1 => mẫu A1; t2 => mẫu A2... khi khôi phục lại sẽ được đường cong gần đúng với đường ban đầu, tùy thuộc mật độ của mẫu. Thực tế: t1 => start ADC, t1+ có tín hiệu EOC => mẫu thu được A*1 t2 => start ... mẫu A*2 ... khi khôi phục được đường cong khác. Tốc độ tín hiệu biến thiên càng lớn => sai số Dùng S&H: t1=> sample, start ADC, t2 => sample, start ADC... 23 Ch6 Analog 45 Hình 6.10. Tính tần số hình sin với DAC 574 Case study: u(t)= 5+5*sin(t+) (V). ADC 12bit, 35s converssion time, U(ref) = 10,24V. Sai số lượng tử = 1/2 ULSB . Hỏi tần số tín hiệu max - không sai trong 2 trường hợp w - w/o S&H. Sample time=100ns Ch6 Analog 46 24 Ch6 Analog 47 • Sai số tuyệt đối giữa giá trị đo và giá trị thực x x = x – x* • Sai số tương đối: % = (x/x) x 100 • Sai số do sensor: – Sai số có tính hệ thống: • Do nguyên lý của sensor, • Chuẩn thang, xử lý kết quả đo – Sai số ngẫu nhiên: • Do tín hiệu nhiễu ngẫu nhiên, ảnh hưởng của môi trường – Hàm hiệu chỉnh tuyến tính: y = ax+b 6.2.5. Các sai số chuyển đổi Ch6 Analog 48 • Độ phân ly (resolution) và độ chính xác (precision): • Sai số tuyệt đối giữa giá trị đo và giá trị thực x x = x – x* • Sai số tương đối: % = (x/x) x 100 • Sai số do sensor: – Sai số có tính hệ thống: • Do nguyên lý của sensor, • Chuẩn thang, xử lý kết quả đo – Sai số ngẫu nhiên: • Do tín hiệu nhiễu ngẫu nhiên, ảnh hưởng của môi trường – Hàm hiệu chỉnh tuyến tính: y = ax+b 6.2.5. C¸c sai sè chuyÓn ®æi6.2.5. Các sai số chuyển đổi 25 Ch6 Analog 49 Ví dụ LM335: giả sử thực tế là 0..100oC => 2,74..3,72V Để hiệu chỉnh: 1. Chỉnh zero first, lấy nước đá đang tan 2. Chuẩn hóa ở 100oC, so với nhiệt kế mẫu, trong cùng điều kiện môi trường đo Ch6 Analog 50 Sai số lượng tử: do việc rời rạc hóa tín hiệu => lấy trung bình, loại trừ bớt Sai số do mạch chuẩn hóa (conditioner) analog: Zero Err, offset, cộng => potentiometer/ software, Full Scale Err, nhân – gain, => pot./ software Nguồn chuẩn Uref Nguồn cấp, ... Tín hiệu biến thiên nhanh Tần số lấy mẫu thưa/chậm. Ref Kỹ thuật Đo lường - Prof. Dr. Phạm Thượng Hàn 6.2.5. c¸c sai sè chuyÓn ®æi.2.5. Các sai số chuyển đổi 26 Ch6 Analog 51 Phương pháp 3 sigma (3σ) • Để loại trừ sai số thô bạo • Tại 1 giá trị, với n lần đo, thu được 1 bộ số x, kỳ vọng toán học của bộ số đo là: • Phương sai: • Giá trị đo x* được coi là tin cậy, nếu lấy: – 2σ, độ chính xác rất cao – 3σ, độ chính xác cao – Ngoài 3 σ: xác suất ít, sai số lớn => bỏ Ch6 Analog 52 6.3. DAC - Digital to Analog Convertors • 6.3.1. Khái niệm: • Digital to Analog: số => tín hiệu dòng điện/điện áp, liên tục về thời gian, rời rạc về giá trị. • Phân loại: – Công nghệ chế tạo: R-2R ladder – Số bit (reslution): 6, 8, 10, 12 bit – Thời gian cđ 10s ns .. 100s ns, – Cấu trúc: • Built-in latched – ghép nối trực tiếp với bus /unlatched cần có out- port, • Đ/v loại 10/12 bit có cơ chế ghép Bus 8 hay 16 bit. 12 bit thường được tổ chức thành 8 bit cao va 4 bit thấp. – Signed – điện áp ra 2 dấu hoặc unsnigned – điện áp ra 1 dấu. 27 Ch6 Analog 53 • Ứng dụng: + Tổng hợp tín hiệu: - Đàn Organ, - Functional Generators, phát tín hiệu chuẩn - Voice Chip, + VGA/SVGA: RAM-DAC + Tái tạo: Âm thanh số, MP3, CD, KaraOke... + Ghép nối giữa hệ thống số (PC, PLC...) => bộ điều khiển analog, tạo ra các SET-POINT + Bộ nhân tín hiệu analog - 4 góc: nhân hệ số với U(in) thay cho UREF Ch6 Analog 54 6.3. DAC - Digital to Analog Convertors 6.3.2. Nguyên lý cấu trúc và Hoạt động (hình 6.15) Hình 6.15. Nguyên lý DAC 28 Ch6 Analog 55 6.3. DAC - Digital to Analog Convertors 6.3.3. R-2R Ladder DAC: • Xem hình 6.16. • Là phương pháp dùng lưới điện trở R-2R chia cây nhị phân dòng điện. • Đơn giản, chính xác cao, nhanh • Rẻ • Trên thị trường dùng phương pháp này. Ch6 Analog 56 Hình 6.16. R-2R ladder DAC with i/u converter - Khi bi = 0 or 1 => ki R or L, Non Inv. Inp of OpAmp grounded => Inv. Inp = #0V => ki luôn đóng xuống đất bất kể bi = x - Mạng R-2R nối kiểu cây nhị phân. 29 Ch6 Analog 57 6.3.4. Ghép nối DAC với hệ VXL: • Xem DAC loại gì: 8/10/12 bit; signed/unsigned, latched/unlatched, Uref? data bus: 8/16 bit? Tần số tín hiệu? • Hình 6.17. Ví dụ về single pole DAC, unltched – Thiết bị bao gồm: port //, DAC và KĐTT (OpAmp) để biến đổi i => u, Nguồn chuẩn, – DAC0808: 8 bit unlatched input => dùng latch bên ngoài, 100ns, đơn dấu, 16 pin DIP, rẻ tiền và dễ ghép nối. – Cổng // có thể là (***) • LPT, mode 0, nếu ghép nối với PC hoặc • ISA bus PPI 8255 (h. 5.3) hoặc • bộ chốt 8 bit có giải mã địa chỉ (h.5.2a) hoặc • Vi điều khiển – đã có latched outport. • Options: built in latched DAC: DAC0832, là DAC0808 + latch => ghép trực tiếp với data bus; DAC1210 – 12 bit, ghép với bus 8/16 bit bus interface directly • Theo hình 6.17, nếu R1=R2=(R3+RPOT) thì thỏa CT * Ch6 Analog 58 ========================================= bn-12n-1+ bn-22n-2+...+ b121+ b020 UOUT = --------------------------------------- UREF 2n ========================================= UOUT = - iO * RFEEDBACK => UOUT = - iO * RR3+Rpot • Nếu muốn thay đổi dải Analog Out (Output range) thì thay đổi (R3+RPOT) nhưng có chú ý đến giới hạn của Vcc – Ví dụ: UREF=5,12V, cần UOUT =0...10,20V, thì giá trị Rs =? • POT: potentiometer – chiết áp 30 Ch6 Analog 59Hình 6.17. Interfacing to DAC Ch6 Analog 60 • Các ví dụ tạo điện áp analog: đ/v H 6.17 DAC0808, 8 bit, UREF = 10,24Volt, đơn cực (giả sử) – b(i) = 0s, all => UOUT= 0V – b(0) = 1, (!) => UOUT=ULSB= (1/2n)*UREF= 0.04V (TVDN), độ phân ly của DAC – resolution/threshold, là khả năng tạo điện áp nhỏ nhất, hoặc hiệu của 2 giá trị liên tiếp nhau – ... – b(n-1) = 1 (!) => UOUT= (2n-1/2n) UREF= 5.12V, (TVDN) Half Scale, nửa thang đo. – ... – b(i) = 1s (all) => UOUT = ((2n-1)/2n) UREF = (255/256) UREF (TVDN) = 10.20V, Full Scale – Output Voltage = 0 10.20 Volt. 31 Ch6 Analog 61 • Ví dụ 1: với UOUT=0...10,20V, tạo đ/áp 9,23V: – Vì chuyển đổi là tuyến tính, điện áp này bằng bao nhiêu lần đ/áp ULSB,, với Ampl là biến kiểu byte. Ampl := Round(9.23/0.04); {= 230,75 làm tròn = 231} Port[dac]:=231; {điện áp bằng? 9,24V} • Ví dụ 2: tạo 5,26V Port[dac]:= Round(5.26/0.04); {131,5 => 132} • Chú ý: – vì output ports, latches... là 8/10/12 bit => khi Out ra, số liệu phải là số nguyên, mặc dù điện áp là số thực và kết quả phép chia là số thực => phải dùng phép làm tròn trước đó – Dễ lẫn giữa biên độ điện áp số thực và số nguyên t/ư! Ch6 Analog 62 • Thủ tục tạo n chu kỳ xung chữ nhật có biên độ điện áp là U0 =2.34V và U1 = 7.45V (Hình 6.18-a). A0 và A1 là 2 biến nguyên kiểu byte, t0 =2ms và t1=1ms (biến nguyên). A0:= Round(2.34/0.04); {A0 và A1 là biến kiểu byte} A1:= Round(7.45/0.04); For i:= 1 to n do Begin Port[dac]:= A1; delay (t1); Port[dac]:= A0; delay (t0); End; • Phát xung vuông đa mức, sine (với số mẫu cho trước), răng cưa, tam giác... • Kết hợp: chữ nhật với sine, răng cưa với ... tín hiệu với biên độ thay đổi được (Phát điều chế), tần số thay đổi được, độ rỗng thay đổi được • Chú ý:nếu các số liệu lặp lại nhiều lần => làm tròn ngoài vòng lặp để khỏi ảnh hưởng đến thời gian trễ. 32 Ch6 Analog 63 Hình 6.18. Một số dạng tín hiệu cơ bản Ch6 Analog 64 • Tạo tín hiệu hình sin: lấy đủ n+1 mẫu For i:= 0 to n do AA[i] : = Round(Truc_gia + (Um/Ulsb * sin (2*pi*i/n))); – Với : • AA[i] là biến mảng có n+1 phần tử kiểu byte • Truc_gia là giá trị cộng thêm vào hình sin để tín hiệu ra không có phần âm, dùng cho các DAC đơn dấu (single polar), không tạo được điện áp âm. Thường gán giá trị bằng nửa thang. TVDN là 128 - ứng với U=5.12V • Ampl là biên độ của hình sin, theo đầu bài cho, không lớn hơn 5,08V – Khi phát: theo yêu cầu: 1 dãy m chu kỳ hoặc phát liên tục theo 1 điều kiện nào đó hoặc nhiều chu kỳ của 1 phần hình sin 33 Ch6 Analog 65 • Phát m chu kỳ hình sin: For j:= 1 to m do For i:= 0 to n-1 do Begin {phát 1 chu kỳ} Port[dac]:= AA[i]; Delay (t) {t - khoảng tg giữa 2 mẫu} End; Port[dac]:= AA[n]; Ch6 Analog 66 Mạch phát điện áp mẫu, dự án Chuẩn hóa và In mạch đồng hồ đo dòng, áp xoay chiều: Vi điều khiển ATmega32, EPROM và DAC1210 34 Ch6 Analog 67 Hình 6.19. Một số dạng sóng điều chế Ch6 Analog 68 PHỤ LỤC: Application Hint How to delay @ us: PIT 8254 (Programmable Interval Timer) 3 T/Cs. TC0 dùng để Sys. Timer: 18.2Hz. Các bộ đếm và timer là 16 bit, count down Input Clock: 14.31818MHz/3 = 4,77MHz 4.77MHz/4 [2] = 1.19[2.38MHz] • T/C0: mode0, divisor 65536 => 55ms phát 1 xung => IRQ0 – system timer interrupt • T/C1: Mode0, divisor 18 => để làm tươi DRAM • T/C2: Mode0, divisor thay đổi để tạo âm thanh cho PC speaker. Các máy tính có Clock In 1.19MHz or 2.38 MHz. PP kiểm tra? 35 Ch6 Analog 69 Asm mov al,0 out 43h,al ; latch T/C0 in al, 40h xchg ah, al in al, 40h xchg ah, al mov t1, ax ; t, t1, t2 ~ word typed Call delay(1) ; trễ 1 ms mov al,0 out 43h,al ; latch T/C0 in al, 40h xchg ah, al in al, 40h xchg ah, al mov t2, ax ; End; Ch6 Analog 70 If t1>t2 then t:= Round((t1-t2)/1.19) Else t:=Round((t1+65536-t2)/1.19); Writeln(t); {Nếu t=1001 => fclock = 1.19MHz; t=2002 => fclock = 2.38MHz } How do delay 15s? surpose that fCLOCK= 2.38636MHz, ( from ((14.31818/3)/2) => 1 count # 0.419 s => 15s # 36 counts - rounded STEP LIST: 1. Cấm ngắt, tất 2. Get t1, 3. Repeat get t2 Until t2 < = t1-36 4. Stop 5. Cho phép ngắt 36 Ch6 Analog 71 6.3.5. THAM KHẢO: (y/c bình thường đ/v CQ) • Tra cứu các vi mạch DAC: (pdf files và AN) www.national.com/product/interface/ad-da – DAC0808 - single pole, 8 bit, 100ns – DAC0800 - signed voltage output, 8 bit, 100ns – DAC0832 - latched 8 bit dac - bus interface directly, – DAC1210 - latched 12 bit dac – 8/16 bit bus interface directly, 200ns Ch6 Analog 72 6.3.6. Bài tập: phát hàm với dac 8bit/12bit/dấu: • + Squarewave: (A0-t0, A1-t1) • + Multi-Level Squarewave: (A0-t0, A1-t1, A2- t2...) • + SawTeeth / or \ : Samples/Cycle • + Tri-Angle: Samples/Slope • + Sine: Spc, a sector of sinous cycle: Spc? • + Multi wave form • + Random. • + Các bài trên có điều chế tín hiệu biên độ, tần số, độ rộng 37 Ch6 Analog 73 6.4. ADC: Analog to Digital Convertors 6.4.1. Khái niệm: • Là thiết bị có 2 chức năng: – Rời rạc hóa tín hiệu về thời gian – Số hóa tín hiệu về biên độ => Lượng tử hóa • Phân loại: – Theo ứng dụng: ADC để xử lý th và đo – Chuyển đổi gián tiếp: u(t) => time (đại lượng trung gian) => code – Chuyển đổi trực tiếp: u(t) => code – Chuyển đổi phi tuyến: CODEC (TP3057 - Mitel hay AC’97 Intel) – ... Ch6 Analog 74 • Chuyển đổi gián tiếp: tích phân 2 sườn dốc – u(t) => Time Interval/f/T => code – Chậm, rẻ tiền ($s), độ phân ly và chính xác cao – Dùng cho đo lường, thu thập số liệu trong công nghiệp... không cần nhanh, loại được nhiễu • Chuyển đổi trực tiếp: u(t) => code – Nhanh, độ phân ly thấp hơn [đắt tiền], dùng để thu thập và xử lý tín hiệu biến thiên nhanh • Chuyển đổi kiểu xấp xỉ liên tiếp:10k..10MSps • Chuyển đổi song song: 10M..500 MSps 38 Ch6 Analog 75 6.4.2. Định lý lấy mẫu Shannon - Kochennicov: • Phát biểu: Tín hiệu u(t) liên tục, trong nó có chứa thành phần fMAX, (năng lượng của tín hiệu ở fMAX =0) thì có thể khôi phục lại tín hiệu không bị sai từ những giá trị gián đoạn, với điều kiện: fSAMPLE >= 2fMAX Ch6 Analog 76 • Comment: – Not for sinous signals. Đối với sinous signals, phải có 10..100 Spc (Samples per Cycle) – What is fMAX ? • Thành phần bậc cao nhất , W(fMAX) = 0 sẽ khôi phục tín hiệu không sai. • Lọc bỏ thành phần bậc cao. Ví dụ điện thoại số: LPF với fCUT = 4kHz => 8kSps (64 kbps - PCM, A law hoặc  Law). – Định lý này có tính pháp lý. – Để cho kỹ sư hiểu số mẫu tối thiểu bao nhiêu là đủ, không dày quá => tránh lãng phí (tốc độ ADC, thời gian xử lý, bộ nhớ) ; lấy thưa thì tái tạo sẽ bị sai. 39 Ch6 Analog 77 6.4.3. Chuyển đổi gián tiếp: Hình số 6.20. • Tích phân 2 sườn dốc - Dual Slope Integration ADC: – Đặc điểm: • Chậm, hàng chục.. hàng trăm ms - converssion time • Loại bỏ được nhiễu lưới công nghiệp (50/60 Hz) nếu tính toán đúng. • Rẻ, độ phân li cao (12..15bit), độ chính xác cao. Nếu Internal Ref & clock thì đắt và chính xác hơn => Dùng để đo lường: cân đong đo đếm, thu thập số liệu trong công nghiệp Ch6 Analog 78 • Ví dụ ICs: – ICL 7107, 15..17kđ, • In: -2V..2V, Out: -1999 => 1999, 4.000 counts 12 bit, • LED 7 Seg drive directly w current soursers for display • Converssion time: 20..40ms – ICL 7135, 25..30kđ, • Inp: -0.2V +02.V hoặc -2V..+2V, Out: -19999 =>+19999, 40.000 count > 15bit, 400 ms converssion time • De-Multiplexed Out BCD for 5 digits of 7 Seg, scanned – ICL 7109, 120kđ, w REF & Clock • Inp: -2V..+2V, Out: 12 bin + pole, 8/16 bit interface to CS 40 Ch6 Analog 79 Hình 6.20. Dual Slope Integration ADC Ch6 Analog 80 • Nguyên lý cấu trúc: hình 6.20 – UIN: điện áp cần chuyển đổi, – Switch: SPTT, chuyển mạch theo các phase hoạt động. 1 t2 – Integrator: Ua = - -----  (UINdt) RICI t1 – AC: Analog Comparator: V+ > V- => Out = 1 V+ Out = 0 Chú ý: không có khái niệm V+=V- – Bộ "đảo dấu" UREF, ví dụ: UREF= -1,000 Volt khi UIN > 0 V UREF= +1,000 Volt khi UIN < 0 V – Timing-Control: điều khiển hoạt động của ADC – Counter: để đếm thời gian (t3-t2), bin/BCD – Output Latch: chốt số liệu ra: 7seg/bcd/bin; [3state] để ghép nối bus trực tiếp, có tín hiệu Hi/Low byte enable 41 Ch6 Analog 81 • Hoạt động: Chia thành 3 phase, Free Run, không cần CS khởi động. CS có thể HOLD/RUN • Zeroing Phase: (0.. t1) – K1 => 0, grounded, K2, K3 closed => khử bỏ điện áp dư trên các phần tử (tare - trừ bì) • Integrating Phase: (trong khoảng t1=>t2) – K1=> UIN, K2, K3 Opened, 1 t2 Ua(t2) = - -----  (UIN dt) + Ua(t1) RICI t1 • Tuy nhiên, Ua(t1) đã được qui zero trước đó. Ch6 Analog 82 – De-integration Phase: (t2=>t3), K1 => "-UREF", K2, K3 Opened 1 t3 Ua(t3) = - -----  (-UREF dt) + Ua(t2) = 0 RICI t2 t2 t3  UIN dt =  UREF dt t1 t2  UIN ~ (t3-t2)  UIN* = k (t3 - t2); với UIN* là trung bình tích phân của UIN từ t1 => t2 42 Ch6 Analog 83 d. Cđ trực tiếp: nglý xấp xỉ liên tiếp - Successive Approximation ADC: • Đặc điểm: – Nhanh: Vài trăm ns - 100 s – Input: 0..5V, -5..+5V, -10..+10V (cao, KĐ nhiều) – Digital Out: 3state, Binary, Parallel bus interface directly or serial bus. – Thường để xử lý tín hiệu biến thiên nhanh: âm thanh, voice, radar, xử lý ảnh ... – [Đắt tiền hơn]: 12 bit-10 s @ 20US$ - $40, AD7914, Analog Device Inc. 10bit, 1MSps, 4 Channel Inp, Serial Out, Ext Ref & Clock ($5 each – package 500pcs) – Giá thành còn phụ thuộc Internal/External Clock and/or Reference. Ch6 Analog 84 • Nguyên lý cấu trúc: (Hình 6.22) – SAR: Successive Approximation Register: là 1 sequencer điều khiển hoạt động của ADC, • Inp.: clock và AC out = 1/0; • Outp. là Qi được tạo ra, qua bộ DAC để thăm dò, so với giá trị vào UIN. Việc thăm dò theo nguyên lý cây nhị phân. – DAC và UREF: Tạo điện áp mẫu để so với UIN – AC: Analog Comparator, so sánh UIN và UDAC-OUT, không có kết quả bằng nhau. – 3 state buffer: Hi-Z ghép với bus khi không được chọn. Khi được chọn, tổ hợp -CS = 0 và -IOR = 0. Ghép trực tiếp với bus 43 Ch6 Analog 85 Hình 6.22. Nguyên lý cấu trúc và hoạt động của SA ADC Ch6 Analog 86 • Hoạt động: – n bit => có n steps. – Mỗi chu kỳ chuyển đổi đều do CPU khởi động hoặc Free Run, chuyển đổi xong báo tín hiệu EOC (End Of Converssion) hoặc status – Start ADC: mov dx, adc_port out dx, al ; don't care al, -CS=0 và -IOW = 0 hoặc Pascal: port[adc_port]:=a12; {a12 là biến/hằng bất kỳ} – Không quan tâm al = ?, chỉ cần địa chỉ => -CS và -IOW => sẽ -start ADC). – Sau starting, SAR bắt đầu hoạt động: – Theo hình 6.22 và công thức chuyển đổi. 44 Ch6 Analog 87 • Hoạt động là do SAR điều khiển: – Step 1: Qn-1= 1 (only), (Chú ý: Qi thay cho bi trong công thức CĐ) Ua= (2n-1/2n) UREF GN Qn-1 TVDN – Step 2: GN Qn-1, set Qn-2=1, remainders = 0s Ua= ((2n-1 + 2n-2)/2n) UREF> UIN => reset Qn-2 TVDN – Step 3: GN Qn-1, Qn-2, set Qn-3 = 1, rems = 0s Ua= ((2n-1 + 2n-3)/2n) UREF GN Qn-3=1 TVDN Ch6 Analog 88 – Step 4, 5... – Step n:... – UIN Ua (analog comparator) => Approximation 45 Ch6 Analog 89 10bit-4 channel-1MSps, 32/64KW cached ADC board Ch6 Analog 90 6.4.5. Ứng dụng ghép nối ADC với Hệ VXL/MT: • Hình 6.21: Ghép nối đo lường (cân điện tử), ADC tích phân 2 sườn dốc hình 6.21: – Loadcell (s) => khuếch đại + bảo vệ, chống sét => 2V... +2V => ICL7135 => PPI => ISAbus => PC • Hình 6.23: Ghép nối Thu thập số liệu nhiều kênh, ADC0809, xấp xỉ liên tiếp (ví dụ trạm trộn bê tông, thức ăn gia súc, phân bón NPK, xi măng, clinker...). Hình 6.24 Timing diagram of ADC0809. 46 Ch6 Analog 91H×nh 6.21. Interfacing to the ICL - 7135 ADC Ch6 Analog 92 ICL 7135 TP2SD ADC • Input: -2V..+2V, 1.000V Uref, • Digital: – 4 ½ digit, -19999 .. + 19999 – 4 bit BCD out (8-4-2-1), multiplexed, thời gian out 1 số là 2ms – 5 digit select bit ten thousand, thousand, hundred, tens and unit, các bit ứng với tổ hợp BCD out – Thời gian chuyển đổi là 400ms @f clock = 100kHz => có 40 chu kỳ out số đầy đủ, mỗi chu kỳ gồm 5 chữ số – Có 1 chu kỳ đầu (gồm 5 lần ra số) có xung -strobe 47 Ch6 Analog 93 • BT: xây dựng ứng dụng ghép nối để thu thập số đo từ cân điện tử, dùng: – VĐK (mà bạn nghiên cứu) – Sơ đồ ghép nối, pining - mô tả chức năng hoàn chỉnh – Giải thuật Ch6 Analog 94H×nh 6.23. Interfacing to the ADC 0809 www.nselectronics.com/product/interface/ad-da 48 Ch6 Analog 95 ADC0809 National Semiconductor • ADC 8 bit, 8 Analog Input Channels, selected by 3 addr bit A2, A1, A0 • Conversion time 100s @ clock freq.=640kHz • 05V Analog Input Volt.; Ref. Volt 5.00V • Signals/Pins: – 8 data bit out - 01 EOC = П – 01 start = П - Stobe = П – ALE = П latch address Có thể nối STROBE với ALE, giảm t/h đ/k Ch6 Analog 96 • Operation: – Channel Select: 000 111, 1 of 8 channel selected – Starting: set start = П, delay #3s – Delay 110 s, waiting for ADC converting or poll EOC for П or IRQ – Set Strobe = П to open 3 state output gate, reading data ADC0809 National Semiconductor 49 Ch6 Analog 97 Hình 6.25. Timing diagram of ADC 0809 Ch6 Analog 98 Hình 6.26. AD 574/AD1674: 8/12 bit, 35us/10us, Int. Clk & Ref. Volt. 50 Ch6 Analog 99 Ch6 Analog 100 6.4.6. Multi I/O card:Hình 6.27 • Dùng 01 PPI8255, 01 DAC n bit + OpAmp, 01 analog comparator, 01 analog MUX để tạo: – 01 Analog Out channel (8/12 bit) – 8 channels of analog Input (range ~ dac out) theo nguyên lý counting hay xấp xỉ liên tiếp – Digital Inputs (TTL), có thể thêm bộ cách ly quang học, – Digital Outputs, có thể có relay_out 51 Ch6 Analog 101 Hình 6.27. Multi IO card: DI/ DO/ AI/ AO Ch6 Analog 102 6.4.7. Case Study: Ghép nối analog dùng VĐK Atmega series • 10-bit Resolution • 0.5 LSB Integral Non-linearity • 2 LSB Absolute Accuracy • 13 - 260 us Conversion Time • Up to 15 kSPs at Maximum Resolution • 6-16 Multiplexed Single Ended Input Channels • Differential Input Channel • Optional Left Adjustment for ADC Result Readout • 0 - VCC ADC Input Voltage Range • Selectable 2.56V ADC Reference Voltage • Free Running or Single Conversion Mode • Interrupt on ADC Conversion Complete • Sleep Mode Noise Canceler 52 Ch6 Analog 103 6.4.7. Case Study: Ghép nối analog dùng VĐK Ch6 Analog 104 6.4.7. THAM KHẢO (Y/c bình thường đ/v CQ) • ADC 0809/0816: 8/16 input channels of 0..5V, 8bit, 100s • ADC0800 (MM5357 Motorola) 8bit, 40s • AD 574/AD1674, AnalogDevice, 12bit, 35/10s, AD7914... • Nâng cao: – CODEC TP3057, AC’97... – AD7914, ADC124S101CIMM ($2.21) 53 Ch6 Analog 105 Ch6 Analog 106 54 Ch6 Analog 107 Ch6 Analog 108 55 Ch6 Analog 109 Ghép nối DAC: DAC 0800/8; DAC1210 (12 bit) với hệ VXL bất kỳ (ISA bus, LPT, Micro Controllers...) tạo điện áp analog, tạo các hàm ADC tích phân 2 sườn: ICL7109/ ICL7135... SA ADCs: ADC0800/4; ADC 0808/9; AD574/AD1674 , adi.com (Analog Device Inc. adi.com) Serial ADC, 5V, 100k - 10 MSps ghép với FPGA (www.national.com, Analog Devices – www.analog.com) BÀI TẬP CHƯƠNG 6