Bài giảng Thiết kế logic số - Chương 1: Giới thiệu - Hoàng Văn Phúc

TS. Hoàng Văn Phúc Bộ môn KT Xung số - Vi xử lý https://sites.google.com/site/phucvlsi/teaching phuchv@mta.edu.vn 02/2017 Thiết kế logic số (Digital logic design) Mục đích, yêu cầu Mục đích chung: Trang bị kiến thức về thiết kế, kiểm tra các mạch logic số, các thành phần của hệ thống điện tử số. 1.Thiết kế logic (chức năng) các khối mạch số (LSI, VLSI)  Đúng chức năng  Có khả năng hiện thực hóa bằng vi mạch thật (Synthesizeable)  Một số kỹ thuật tối ưu thiết kế cơ bản 2. Hiện thực hóa các thiết kế trên FPGA  Cách thức hiện thực hóa thiết kế trên FPGA dùng phần mềm tự động thiết kế (EDA)  Cách thức tổ chức phần cứng cho mạch FPGA để ứng dụng vào thực tiễn Yêu cầu: Nắm được kiến thức cơ bản, có khả năng thiết kế các mạch số chức năng cỡ vừa 2 Hệ thống ứng dụng ICT 3  ICT: Information and communication technology (Công nghệ thông tin và truyền thông) Hệ thống IoT 4  IoT: Internet of things Vi mạch số (digital) và tương tự (Analog) continuous discrete block design circuit design physical design (layout) Analog Digital base on Transistor, capacitor, resistor, base on logic cells 5 Mô hình trừu tượng các hệ thống số (Digital Systems Abstract Model) 6 n+ n+ S G D + DEVICE CIRCUIT GATE MODULE SYSTEM Mô hình trừu tượng các hệ thống tương tự (Analog Systems Abstract Model) 7 Bài toán thiết kế mạch số (1)  Simple digital circuit (SSI, MSI) 8 Bài toán thiết kế mạch số (2) 9 Digital embedded system Bài toán thiết kế mạch số (3) 10  Mức độ tích hợp: LSI, VLSI , SoC (vài ngàn đến hàng tỷ transistor). Bài toán thiết kế mạch số (4) 11 Bài toán thiết kế mạch số (5) 12  Khả năng tính toán: (MflopsTflops), ASIC có thể thay thế máy tính trong giải quyết những bài toán ứng dụng cụ thể Chương 1 •Các kiến thức chung (nhắc lại từ Điện Tử Số) •HDL & Automation Design •IC khả trình Chương 2 •Ngôn ngữ VHDL •Kỹ năng TK: Các khối MSI, SSI đơn giản đã biết trong ĐTS: cộng, dịch, thanh ghi, đếm FSM Chương 3 •Các thuật toán và sơ đồ để thiết kế một số khối LSI thông dụng •Kỹ năng TK: Các khối LSI, VLSI: CLA, nhân, chia số nguyên, số thực, có dấu và không dấu, Memory, cấu trúc CPU đơn giản •Bài tập thiết kế Chương 4 • Công nghệ FPGA • Thiết kế FPGA trên ISE • Thiết kế hệ nhúng bằng FPGA • Kỹ năng TK: Hiện thực hóa thiết kế ở các chương trước trên FPGA, lập trình giao tiếp bằng VHDL cho các ngoại vị đơn giản : UART, PS/2, I2C, SPI, VGA/LCD 13 Thảo luận chuyên đề 14  VHDL coding style  FPGA based design methods  Digital system design Tài liệu tham khảo  David Money Harris and Sarah L.Harris, Digital Design and Computer Architecture, 2007  M. Morris Mano, Digital_Design, 4th Edition  M. Morris Mano, Digital Logic And Computer Design, 3rd Edition  Giáo trình Thiết kế logic số- Trịnh Quang Kiên, Lê Xuân Bằng HVKTQS - Năm 2011  Lê Xuân Bằng - Kỹ thuật số (Tập 1) - NXB Khoa học kỹ thuật, 2008  Đỗ Xuân Tiến - Kỹ thuật Vi xử lý và lập trình Assembly - NXB Khoa học kỹ thuật - Năm 2002  IEEE VHDL standard reference 2002  Milos D. Ercegovac and Tomas Lang - Digital Arithmetic - San Francisco Morgan Kaufmann Publishers - 2004  Douglas L Perry - VHDL Programming by Example 4th Edition - 2002  INTERNET (e.g.  Uwe Meyer-Baese -Digital Signal Processing with FPGA – Springer - 2007  Xilinx - Spartan-3 Generation FPGA User Guide (ug331.pdf)  Xilinx - Spartan-3E FPGA Family Datasheet (ds312.pdf)  MIPS Technology - MIPS Instruction Set Reference, Vol I, 2003 15 Chương 1 16  Nội dung: Các khái niệm chung về vi mạch số. Các công nghệ thiết kế vi mạch số. Giới thiệu về các IC khả trình.  Thời lượng: 3 tiết bài giảng The First Computer 17 The Babbage Difference Engine (1832) 25,000 parts cost: £17,470 ENIAC - The first electronic computer (1946) 18 The Transistor Revolution 19 First transistor Bell Labs, 1948 The First Integrated Circuits (IC) 20 Bipolar logic 1960’s ECL 3-input Gate Motorola 1966 Intel 4004 Micro-Processor 21 1971 1000 transistors 1 MHz operation Intel Pentium (IV) microprocessor 22 Transistor count: 184,000,000 Clock Speed: 1.30 GHz to 3.80 GHz 23 Số transistor: 2,270,000,000 Clock Speed: 3.2 GHz to 3.6 GHz Luật Moore 24  1965: Gordon Moore phát biểu rằng số lượng transistor trên một chip đơn sẽ tăng gấp đôi sau 18 đến 24 tháng. 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 1 9 5 9 1 9 6 0 1 9 6 1 1 9 6 2 1 9 6 3 1 9 6 4 1 9 6 5 1 9 6 6 1 9 6 7 1 9 6 8 1 9 6 9 1 9 7 0 1 9 7 1 1 9 7 2 1 9 7 3 1 9 7 4 1 9 7 5 L O G 2 O F T H E N U M B E R O F C O M P O N E N T S P E R I N T E G R A T E D F U N C T IO N Electronics, April 19, 1965. Transistor Counts 25 1,000,000 100,000 10,000 1,000 10 100 1 1975 1980 1985 1990 1995 2000 2005 2010 8086 80286 i386 i486 Pentium® Pentium® Pro K 1 Billion Transistors Source: Intel Projected Pentium® II Pentium® III Courtesy, Intel 26 Công nghệ CMOS 180nm là gì? Minimal channel length is 180 nm 27 Qui trình công nghệ chế tạo IC loại CMOS 28 Phòng sạch (Clean room) 29 Phân loại IC theo mật độ tích hợp: 30 1963: Bipolar TTL Logic Series 7400 1968: CMOS Logic series 4000 SSI (Small Scale Integration) : <100 transistors (1963) MSI (Medium Scale Integration) : 100-300 transistors (1970) LSI (Large Scale Integration) : 300-30K transistors (1975) 1974: 1K-bit RAM (4K transistors) 1978: uP Intel 8086 : (29K transistors) VLSI (Very Large Scale Integration) : 30K-1M transistors (1980) 1986: 1M-bit RAM (>1M transistors) 1989: uP Intel 80846 (>1M transistors) ULSI (Ultra Large Scale Integration) : >1M transistors (1990) 2000: uP Intel Pentium 4 (40 M transistors) WSI (Wafer Scale Integration) : chip that uses the entire wafer GSI (Giga Scale Integration) : >1G transistors (2010) 2007: 16G-bit RAM 2008: Intel Core 2 Quad (820 M transistors) 31 Tham số thời gian của các cổng logic NOT gate (CMOS)  Trễ lan truyền Tpd: thời gian tối thiểu từ thời điểm bắt đầu xảy ra sự thay đổi của đầu vào X tới khi có thay đổi xác định tại đầu ra Y (khi đầu ra Y ổn định giá trị)  Tcd (Contamination delay): khoảng thời gian từ thời điểm xuất hiện sự thay đổi của đầu vào X cho tới khi đầu ra Y bắt đầu xảy ra sự mất ổn định 32 Q Q SET CLR D Tsetup Thold Tclk_q CLK Qout Din Tham số thời gian của Latch & Flip-flops 33 - Mạch tổ hợp: T1 = TNOT + TAND_4 + TNOR + TAND_3 + TOR_2 + TWire1 T2 = TNOT + TAND + TOR_4 + TAND_4 + T OR_4 + TWire2 Đường tới hạn (critical path): Đường truyền dữ liệu gây ra trễ lớn nhất trong mạch 34 - Mạch tuần tự (mạch dãy) : Q Q SET CLR D Q Q SET CLR D Combinational logic 1 Combinational logic 2 Combinational logic 3 Td1 Tsa Tclk-q Td2 Tsb Tskew Tclk-q Td3 Tclk_min = Tclk-q + Td2 + Tsb + Tskew 35 - Các phương pháp mô tả vi mạch số Schematic (Sơ đồ nguyên lý) HDL (Ngôn ngữ mô tả phần cứng) Các thông số đặc trưng của mạch số 36  Tốc độ  Độ trễ (delay)  Tài nguyên tiêu tốn  Kích thước (area)  Hiệu năng (performance)  Công suất tiêu thụ  Điện áp cung cấp  Năng lượng tiêu thụ (Energy)  Digital Design Manual Design 74xx series 40xx seriess Discrete component Automation Design PLD based SPLD PAL GAL PLA PROM CPLD FPGA Semi-custom ASIC Full custom ASIC Các dạng thiết kế số: 37 Giới thiệu các IC khả trình: 38 -PROM (1956) x x x x x x xx x x y z w T2 a b c Mảng OR lập trình được Mảng AND cố định T1 T3 T4 T5 x x x xx T6 T7 T8 x x 39 - PAL (1970) x x x x x xx x x y z w T2 a b c Mảng OR cố định Mảng AND lập trình được T1 T3 T4 T5 x x x x x x x x x x x x x macrocell macrocellmacrocellmacrocell Macrocell GAL: Một dạng cải tiến của PAL với nguyên lý lập trình kiểu EEPROM 40 - Macrocell: Q Q SET CLR D ENB ENB Mux2 0 1 Mux4 0 1 3 2 IO programmable S0 S1 41 - PLA (1975) x x x x x x xx x x y z w T2 a b c Mảng OR lập trình được Mảng AND lập trình được T1 T3 T4 T5 x x x x x x x x x x x x x x macrocell macrocell macrocellmacrocell Macrocell 42 - CPLD (MAX5000, XC9500): Programmable Interconnect matrix Logic block Logic block Logic block Logic block Logic block Logic block Logic block Logic block 43 - FPGA – 1984 (Xilinx): LOGIC BLOCK LOGIC BLOCK LOGIC BLOCK.. LOGIC BLOCK LOGIC BLOCK LOGIC BLOCK.. LOGIC BLOCK LOGIC BLOCK LOGIC BLOCK.. IO_PAD IO_PAD IO_PAD IO _ P A D IO _ P A D IO_PAD IO_PAD IO_PAD IO _ P A D IO _ P A D IO _ P A D .. .. . . IO _ P A D IP_COREs, RAM, ROM... Interconnect wires Hệ thống nhúng (embedded system) trên FPGA Source: Internet 44 System on board System on chip (SoC) Câu hỏi thảo luận (Chuẩn bị cho BG2) 45 1. Ngôn ngữ VHDL là gì? 2. Điểm khác biệt so với các ngôn ngữ lập trình khác? 3. Tại sao cần có các loại mô tả VHDL khác nhau? 4. Làm thế nào để xây dựng một chương trình VHDL cho một mạch số chức năng cụ thể?