Điện, điện tử - Chương 2: Các cổng Logic và đại số Boole

Hãy quay lại cổng đảo. Tuy phép đảo trên một tín hiệu không được thực hiện bởi một cổng NOT độc lập, nhưng nó được thực hiện một phần nhờ một cổng NOT đặc biệt, nó được tượng trưng bởi một hình tròn nhỏ. Phép đảo có thể xảy ra ở ngõ vào hay ngõ ra của một cổng. Ví dụ, nếu một ngõ vào A được đảo chỉ trước khi nó được đưa vào cổng AND

pdf42 trang | Chia sẻ: huyhoang44 | Ngày: 23/03/2020 | Lượt xem: 3 | Lượt tải: 0download
Bạn đang xem trước 20 trang tài liệu Điện, điện tử - Chương 2: Các cổng Logic và đại số Boole, để xem tài liệu hoàn chỉnh bạn click vào nút DOWNLOAD ở trên
Chương 2 Các cổng Logic và đại số Boole 1. Các loại cổng Logic 2. Miêu tả đại số cổng Logic 3. Bài tập ứng dụng cổng Logic 4. Đại số Boole 5. Các định lý cơ bản trong đại số Boole 1. Giới thiệu: Năm 1854 Georges Boole, một triết gia đồng thời là nhà toán học người Anh cho xuất bản một tác phẩm về lý luận logic, nội dung của tác phẩm đặt ra những mệnh đề mà để trả lời người ta chỉ phải dùng một trong hai từ đúng (có, yes) hoặc sai (không, no). Tập hợp các thuật toán dùng cho các mệnh đề này hình thành môn Đại số Boole. Đây là môn toán học dùng hệ thống số nhị phân mà ứng dụng của nó trong kỹ thuật chính là các mạch logic, nền tảng của kỹ thuật số. 2. Một số định nghĩa - Trạng thái logic: trạng thái của một thực thể. Xét về mặt logic thì một thực thể chỉ tồn tại ở một trong hai trạng thái. Thí dụ, đối với một bóng đèn ta chỉ quan tâm nó đang ở trạng thái nào: tắt hay cháy. Vậy tắt / cháy là 2 trạng thái logic của nó. - Biến logic: dùng đặc trưng cho các trạng thái logic của các thực thể. Người ta biểu diễn biến logic bởi một ký hiệu (chữ hay dấu) và nó chỉ nhận 1 trong 2 giá trị : 0 hoặc 1. Thí dụ trạng thái logic của một công tắc là đóng hoặc mở, mà ta có thể đặc trưng bởi trị 1 hoặc 0. 2. Một số định nghĩa - Hàm logic diễn tả bởi một nhóm biến logic liên hệ nhau bởi các phép toán logic. Cũng như biến logic, hàm logic chỉ nhận 1 trong 2 giá trị: 0 hoặc 1 tùy theo các điều kiện liên quan đến các biến. Thí dụ, một mạch gồm một nguồn hiệu thế cấp cho một bóng đèn qua hai công tắc mắc nối tiếp, bóng đèn chỉ sáng khi cả 2 công tắc đều đóng. Trạng thái của bóng đèn là một hàm theo 2 biến là trạng thái của 2 công tắc. Gọi A và B là tên biến chỉ công tắc, công tắc đóng ứng với trị 1 và hở ứng với trị 0. Y là hàm chỉ trạng thái bóng đèn, 1 chỉ đèn sáng và 0 khi đèn tắt. Quan hệ giữa hàm Y và các biến A, B được diễn tả nhờ bảng sau: (sáng) 3. Các phương pháp biểu diễn biến và hàm logic 3.1 Giản đồ Venn Còn gọi là giản đồ Euler, đặc biệt dùng trong lãnh vực tập hợp. Mỗi biến logic chia không gian ra 2 vùng không gian con, một vùng trong đó giá trị biến là đúng (hay=1), và vùng còn lại là vùng phụ trong đó giá trị biến là sai (hay=0). Thí dụ: Phần giao nhau của hai tập hợp con A và B (gạch chéo) biểu diễn tập hợp trong đó A và B là đúng (A AND B) 3. Các phương pháp biểu diễn biến và hàm logic Bảng sự thật Nếu hàm có n biến, bảng sự thật có n+1 cột và 2n + 1 hàng. Hàng đầu tiên chỉ tên biến và hàm, các hàng còn lại trình bày các tổ hợp của n biến trong 2n tổ hợp có thể có. Các cột đầu ghi giá trị của biến, cột cuối cùng ghi giá trị của hàm tương ứng với tổ hợp biến trên cùng hàng (gọi là trị riêng của hàm). Thí dụ: Hàm OR của 2 biến A, B: f(A,B) = (A OR B) có bảng sự thật tương ứng. 3. Các phương pháp biểu diễn biến và hàm logic Bảng Karnaugh Đây là cách biểu diễn khác của bảng sự thật trong đó mỗi hàng của bảng sự thật được thay thế bởi một ô mà tọa độ (gồm hàng và cột) xác định bởi tổ hợp đã cho của biến. Bảng Karnaugh của n biến gồm 2n ô. Giá trị của hàm được ghi tại mỗi ô của bảng. Bảng Karnaugh rất thuận tiện để đơn giản hàm logic bằng cách nhóm các ô lại với nhau. Thí dụ: Hàm OR ở trên được diễn tả bởi bảng Karnaugh sau đây . 3. Các phương pháp biểu diễn biến và hàm logic Giản đồ thời gian Dùng để diễn tả quan hệ giữa các hàm và biến theo thời gian, đồng thời với quan hệ logic. Thí dụ: Giản đồ thời gian của hàm OR của 2 biến A và B, tại những thời điểm có một (hoặc 2) biến có giá trị 1 thì hàm có trị 1 và hàm chỉ có trị 0 tại những thời điểm mà cả 2 biến đều bằng 0. 3. Các phương pháp biểu diễn biến và hàm logic Qui ước : Khi nghiên cứu một hệ thống logic, cần xác định qui ước logic. Qui ước này không được thay đổi trong suốt quá trình nghiên cứu. Người ta dùng 2 mức điện thế thấp và cao để gán cho 2 trạng thái logic 1 và 0. Qui ước logic dương gán điện thế thấp cho logic 0 và điện thế cao cho logic 1 Qui ước logic âm thì ngược lại. 2.1 Các loại cổng Logic Cổng logic là thiết bị điện tử thực hiện các phép toán boole với ngõ vào là tín hiệu nhị phân. Hai mức điện áp khác nhau được dùng để đại diện cho các giá trị bool. Ví dụ, 5 volt (cao) được dùng để đại diện cho logic 1, và 0 volt (thấp) được dùng để đại diện cho logic 0. Như vậy một tín hiệu vào A là một biến bool. ◦ Khi A ở mức 5 volt, ta nói rằng A có giá trị logic 1. ◦ Khi A ở mức 0 volt, ta nói A có giá trị logic 0. 2.1.1 Cổng NOT Cổng NOT là thiết bị đảo tín hiệu vào của nó. Cụ thể, nếu ngõ vào là mức logic 0, ngõ ra là mức logic 1. Nếu ngõ vào là mức logic 1, thì ngõ ra là mức logic 0. Ký hiệu cổng NOT và mạch điện công tắc đơn giản mô phỏng cho cổng NOT Bảng sự thật : Bảng 4.3. (a) Hình 4.3 A Y V R (b) AY  2.1.2 Cổng AND Cổng AND là thiết bị thực hiện phép toán AND. Ngõ ra của một cổng AND luôn luôn là hàm AND của các ngõ vào của nó. Cổng AND có hai hoặc nhiều ngõ vào. Ký hiệu của cổng AND hai ngõ vào: Hình 4.4. Bảng sự thật : Bảng 4.4. Hàm của phép AND là Y=A.B. Dấu chấm “.” giữa A và B đại diện cho phép toán của cổng AND. Nó không phải là dấu nhân. Dấu chấm có thể không được ghi, và A.B có thể ghi bằng AB. A B Y=A.B 0 0 0 0 1 0 1 0 0 1 1 1 Cổng OR Cổng OR là thiết bị thực hiện phép toán OR. Ngõ ra của một cổng OR luôn luôn là hàm OR của các ngõ vào của nó. Cổng OR có hai hoặc nhiều ngõ vào. Ký hiệu của cổng OR hai ngõ vào: Hình 4.5a. Bảng sự thật: Bảng 4.5. A B Y (b) A B Y=A+B 0 0 0 0 1 1 1 0 1 1 1 1 Hàm của phép OR là Y=A+B. Dấu chữ thập “+” giữa A và B đại diện cho phép toán của cổng OR. Nó không phải là dấu cộng. Cổng NAND Khi phép toán AND được theo sau bởi một phép toán NOT, đó là một phép toán AND-NOT, hay gọi là phép toán NAND. Trong một cổng NAND, một phép toán logic AND được thực hiện ở ngõ vào và theo sau bởi một phép toán NOT. Cổng NAND có thể có 2 hay nhiều ngõ vào. Ngõ ra của cổng NAND luôn luôn là hàm AND-NOT của ngõ vào. Ký hiệu của cổng NAND hai ngõ vào: A B Y Cổng NOR Khi phép toán OR được theo sau bởi một phép toán NOT, đó là một phép toán OR-NOT, hay gọi là phép toán NOR. Trong một cổng NOR, một phép toán logic OR được thực hiện ở ngõ vào và theo sau bởi một phép toán NOT. Cổng NOR có thể có 2 hay nhiều ngõ vào. Ngõ ra của cổng NOR luôn luôn là hàm OR-NOT của ngõ vào. A B Y Cổng XOR Cổng exclusive OR (EX-OR gọi tắt là XOR) khác với cổng OR. Ngõ ra của nó ở mức logic 0 khi các ngõ vào của nó giống nhau. Ngõ ra của nó ở mức logic 1 khi các ngõ vào của nó khác nhau. BABABAY  Hàm của phép XOR là BABABAY  . Phép toán XOR được đại diện bởi dấu ‘  ’. Cổng XOR Hãy quay lại cổng đảo. Tuy phép đảo trên một tín hiệu không được thực hiện bởi một cổng NOT độc lập, nhưng nó được thực hiện một phần nhờ một cổng NOT đặc biệt, nó được tượng trưng bởi một hình tròn nhỏ. Phép đảo có thể xảy ra ở ngõ vào hay ngõ ra của một cổng. Ví dụ, nếu một ngõ vào A được đảo chỉ trước khi nó được đưa vào cổng AND, nó được mô tả như hình 4.9: BAY  BAY  Cổng XNOR Khi phép toán XOR được theo sau bởi một phép toán NOT, đó là một phép toán XOR-NOT, hay gọi là phép toán XNOR. Trong một cổng XNOR, một phép toán logic XOR được thực hiện ở ngõ vào và theo sau bởi một phép toán NOT. Cổng XNOR có thể có 2 hay nhiều ngõ vào. Nói cách khác, ngõ ra của cổng XNOR luôn luôn là hàm XOR-NOT của ngõ vào. BAABBAY  Mô tả đại số của mạch logic tổ hợp Ta đã biết hàm logic cho từng cổng logic, nên ta có thể viết hàm hay còn gọi là biểu thức logic, cho bất cứ mạch tổ hợp nào được kết nối từ các cổng. Mô tả đại số của mạch logic tổ hợp là xác định biểu thức logic ngõ ra cho mạch logic, thường ta xác định thẳng trên mạch. Xem mạch logic trong hình 4.19. Mạch này có 3 ngõ vào; A, B và C và chỉ có một ngõ ra Y. Dùng biểu thức bool cho mỗi cổng, ta dễ dàng xác định biểu thức của ngõ ra CBAY  . . CABCBAY  . Mô tả đại số của mạch logic tổ hợp Mạch logic trong hình 4.20 có 4 ngõ vào; A, B,C và D và chỉ có một ngõ ra Y. Dùng biểu thức bool cho mỗi cổng, ta xác địnhviết biểu thức của ngõ ra )( DABCAY  . Như vậy, ta có thể xác định được hàm logic của một mạch logic cho trước nhờ các hàm của các cổng logic cơ bản. Bài tập: Hình B9 Y X A B Hình B13 B A X Xác định hàm ngõ ra cho các mạch logic sau: Bài tập: Xác định hàm ngõ ra cho các mạch logic sau: Bài tập: Xác định hàm ngõ ra cho các mạch logic sau: Cho mạch hình B15, xác định ngõ vào để ngõ ra Y=1. Bài tập: Vẽ sơ đồ logic cho các hàm logic sau: )( BACBAX  CBAX  BABAX ..  Bài tập: Vẽ sơ đồ logic cho các hàm logic sau: CBACBACBAY  ))()(( CCBABAY  ))()(.( CCBABAY  BCBAABY  F = ))(( CBACBA  X= ACDDCBABCA  ))(( Sự cho phép (Enabling), không cho phép (Disabling) cổng AND, OR. Trong một cổng logic có 2 ngõ vào, khi một trong hai ngõ vào của cổng được duy trì liên tục ở một mức logic mà sự thay đổi của ngõ vào còn lại có thể làm biến đổi ngõ ra (giữ nguyên hoặc đảo tín hiệu), cổng logic được gọi là “cho phép”. Nghĩa là nó cho phép dòng mức 0 hay mức 1 đi qua. Ví dụ, cổng AND trong hình 4.12 được cho phép bởi ngõ vào B ở mức logic 1 khi thay đổi ngõ vào A (dòng mức 1 hay mức 0), tín hiệu sẽ xuất hiện ở ngõ ra X. Sự thay đổi ở ngõ ra X cùng lúc với ngõ vào A. Khi đó, B được gọi là ngõ vào cho phép (enable) và A được gọi là ngõ vào tín hiệu (signal). B A X1 1 0 11 0 1 0 11 0 Figure 3-15 Sự cho phép (Enabling), không cho phép (Disabling) cổng AND, OR. Cổng AND trong hình 4.13 không được cho phép bởi ngõ vào B ở mức logic 0 vì ngõ ra X luôn ở mức 0 bất chấp sự thay đổi ngõ vào A. B A X 1 0 1 0 11 0 Figure 3-16 00 0 Sự cho phép (Enabling), không cho phép (Disabling) cổng AND, OR. Sử dụng sự cho phép hay không cho phép, một tín hiệu có thể bị điều khiển đến những đường dẫn khác nhau trong một mạch điện như trong hình 4.14. Nếu Enable = 1, cổng 1 được cho phép, cổng 2 không được cho phép, và tín hiệu được chuyển đến X. Nếu Enable = 0, cổng 2 được cho phép, cổng 1 không được cho phép, và tín hiệu được chuyển đến Y. Sự cho phép (Enabling), không cho phép (Disabling) cổng AND, OR. Tương tự, một cổng OR 2 ngõ vào được cho phép bởi mức logic 0 ở ngõ vào enable và không được cho phép bởi logic 1 ở ngõ vào enable, B A X0 11 0 1 0 11 0 Figure 3-18a B A X 1 0 11 0 Figure 3-18b 11 1 1 X is stuck at 1 Sự cho phép (Enabling), không cho phép (Disabling) cổng AND, OR. Trường hợp cổng NAND 2 ngõ vào, cổng được cho phép bởi mức logic 1 ở ngõ vào enable B khi tín hiệu vào thay đổi có thể chạy qua cổng mặc dù ngõ ra bị đảo so với tín hiệu ngõ vào (hình 4.17, 4.18. Cổng NAND không được cho phép bởi mức logic 0 ở ngõ vào enable vì ngõ ra X luôn ở mức logic 1). Tương tự, cổng NOR được cho phép bởi mức logic 0 và không được cho phép bởi mức logic 1 ở ngõ vào enable. B A X1 00 1 1 0 11 0 Figure 3-19a B A X 1 0 11 0 Figure 3-19b 11 0 1 Note that output X and signal A are out of phase when the NAND gate is enabled. Note that output X stays at logic 1 when the NAND gate is disabled. Lưu ý rằng, ở hình 4.17 ngõ ra X và tín hiệu A ngược pha nhau khi cổng NAND được cho phép. Hình 4.18, ngõ ra X ở mức 1 khi cổng NAND không được cho phép. 2.4 .Đại số Boole và định lý De Morgan 2.4.1.Các qui tắc của đại số boole Đại số bool là đại số của mạch logic. Dấu “+” đại diện cho phép toán OR, cổng OR kết hợp các ngõ vào của nó để đưa đến ngõ ra. Dấu “.” đại diện cho hoạt động của cổng AND. Với ý nghĩa của đại số bool, biểu thức cho các biến ở mọi điểm trong một mạch logic phức hợp có thể viết dưới dạng các biến ngõ vào. ♦ Có một phần tử trung tính duy nhất cho mỗi toán tử (+) và (.): A + 0 = A ; 0 là phần tử trung tính của hàm OR A . 1 = A ; 1 là phần tử trung tính của hàm AND ♦ Tính giao hoán: A + B = B + A A . B = B . A 10  01 AA  1 AA 0. AA 2.4.1.Các qui tắc của đại số bool Tính phối hợp: (A + B) + C = A + (B + C) = A + B + C (A . B) . C = A . (B . C) = A . B . C Tính phân bố:  Phân bố đối với phép nhân: A . (B + C) = A . B + A . C  Phân bố đối với phép cộng: A + (B . C) = (A + B) . (A + C) Phân bố đối với phép cộng là một tính chất đặc biệt của phép toán logic Không có phép tính lũy thừa và thừa số: A + A + . . . . . + A = A A . A . . . . . . . . A = A 2.4.1.Các qui tắc của đại số bool Tất cả biểu thức logic vẫn đúng khi [thay phép toán (+) bởi phép (.) và 0 bởi 1] hay ngược lại. Điều này có thể chứng minh dễ dàng cho tất cả biểu thức ở trên. 2.4.1.Các qui tắc của đại số bool 2.8.2.Định lý Demorgan nn nn AAAAAA AAAAAA ......... ........ 2121 2121   Áp dụng: BAAB  BABA . Định lý De Morgan cho thấy các hàm logic không độc lập với nhau, chúng có thể biến đổi qua lại, sự biến đổi này cần có sự tham gia của hàm NOT. Kết quả là ta có thể dùng hàm (AND và NOT) hoặc (OR và NOT) để diễn tả tất cả các hàm. Thí dụ: Chỉ dùng hàm AND và NOT để diễn tả hàm sau: Chỉ cần đảo hàm Y hai lần, ta được kết quả: Nếu dùng hàm OR và NOT để diễn tả hàm trên làm như sau: 2.8.2.Định lý Demorgan 2.8.3.Rút gọn hàm bool Để việc thi công mạch được kinh tế hơn, sau khi thiết kế xong các hàm bool thường được chuyển về dạng mạch chứa cùng các loại cổng hoặc rút gọn trở nên đơn giản nhất. Ta có thể dùng các qui tắc của đại số bool và định lý Demorgan để rút gọn hàm bool. Ví dụ 1: Đơn giản hàm: BCBAABY  1)1()(  CBBCBBCAABY Ví dụ 2: Đơn giản hàm: ))(( CBACBA  )( CBACBA  = A(B+C)+A+B+C = A+B+C. Y= Y= 2.8.3.Rút gọn hàm bool ACDDCBABCA  ))(( ACDDCADCADCBAACDDCBABCA  )()())(( Y= Ví dụ 3: Đơn giản hàm: 2.9.Ứng dụng cổng logic Cổng logic hiện diện trong rất nhiều mạch điều khiển khác nhau. Sau đây là các ví dụ về mạch cộng nhị phân. 2.9.1.Mạch cộng bán phần Mạch cộng bán phần cộng 2 bít, A và B, cho kết quả là một bít tổng S1/2 và một bít nhớ Co. Qui tắc cộng 2 bít là: 0+0=0 ; 0+1=1 ; 1+0=1 ; 1+1=10 (là 2 trong hệ thập phân). Điều này được tổng kết như bảng 4.11. Sơ đồ mạch như hình A B S Co 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 Hình 4.24. BACo BAS .  - Quan hệ vào-ra: 2.9.Ứng dụng cổng logic 2.9.2.Mạch cộng toàn phần Mạch cộng toàn phần có 3 ngõ vào, A, B, Co(bít nhớ từ vị trí trước đó) và 2 ngõ ra: S(tổng) và Ci(nhớ sang vị trí tiếp theo). Điều này được tổng kết như bảng 4.12. Sơ đồ mạch như hình 4.25 A B Co S Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1• Quan hệ vào-ra: ABBACoABBACCi BACoS O .)()( )(   THE END

Các file đính kèm theo tài liệu này:

  • pdfchuong_2_cong_logic_va_dai_so_boole_4632.pdf
Tài liệu liên quan