Ứng dụng các DSP khả trình trong 3G

Thông tin di động ngày nay đã trở thành một ngành công nghiệp viễn thông phát triển nhanh và mang lại nhiều lợi nhuận nhất cho các nhà khai thác. Sự phát triển của thị trường viễn thông di động đã thúc đẩy mạnh mẽ việc nghiên cứu và triển khai các hệ thống thông tin di động mới trong tương lai. Hệ thống di động thế hệ hai, với GSM và CDMA là những ví dụ điển hình đã phát triển mạnh mẽ ở nhiều quốc gia. Tuy nhiên, thị trường viễn thông càng mở rộng càng thể hiện rõ những hạn chế về dung lượng và băng thông của các hệ thống thông tin di động thế hệ hai. Sự ra đời của hệ thống di động thế hệ ba là một tất yếu, theo hướng cung cấp các dịch vụ đa phương tiện nhằm đáp ứng nhu cầu ngày càng tăng và đa dạng của người sử dụng. Đồ án “Ứng dụng các DSP khả trình trong 3G” trình bày những ứng dụng của các DSP khả trình trong việc thiết kế các thành phần căn bản của hệ thống 3G. Sự hỗ trợ của các DSP khả trình đối với việc tăng khả năng xử lý, tốc độ xử lý, dung lượng hệ thống, hiệu suất làm việc của hệ thống 3G. Qua đó thấy được ứng dụng và tầm quan trọng của các DSP khả trình trong việc thiết kế hệ thống thông tin di động. Bố cục của đồ án gồm 4 chương: Chương 1: Tổng quan về hệ thống thông tin di động 3G. Chương 2: Các DSP khả trình trong các máy cầm tay hai chế độ (2G và 3 G). Chương 3: Các DSP khả trình trong các modem trạm gốc 3G. Chương 4: Sử dụng DSP khả trình trong xử lý dàn anten. DSP được sử dụng rộng rãi trong rất nhiều lĩnh vực của khoa học, công nghệ điện tử, tin học và đời sống. Ứng dụng của DSP trong hệ thống thông tin di động thì không phải là mới mẻ, nhưng việc tìm hiểu về ứng dụng của các DSP khả trình trong 3G là vấn đề khá mới ở Việt Nam, đòi hỏi phải có kiến thức sâu rộng về hệ thống 3G và xử lý tín hiệu số. Vì vậy trong khuôn khổ đồ án chắc chắn không tránh khỏi những sai sót cũng như còn nhiều vấn đề chưa được giải quyết thoả đáng. Em rất mong nhận được sự chỉ bảo của các thầy cô giáo, sự góp ý và phê bình của các bạn. MỤC LỤC DANH MỤC HÌNH VẼ i THUẬT NGỮ VIẾT TẮT i LỜI NÓI ĐẦU 5 CHƯƠNG 1: TỔNG QUAN VỀ THÔNG TIN DI ĐỘNG 3G 7 1.1 Giới thiệu 7 1.2 Các mô hình kiến trúc của các hệ thống thông tin di động 3G 8 1.2.1 Kiến trúc chung mạng thông tin di động 3G 8 1.2.2 Kiến trúc mạng thông tin di động 3G phát hành 3 9 1.2.3 Kiến trúc mạng thông tin di động 3G phát hành 5 11 1.3 Các DSP khả trình trong hệ thống thông tin di động 3G 13 CHƯƠNG 2: CÁC DSP KHẢ TRÌNH TRONG MÁY CẦM TAY HAI CHẾ ĐỘ (2G và 3G) 14 2.1 Giới thiệu 14 2.2 Các tiêu chuẩn vô tuyến 15 2.3 Băng tần gốc số (DBB) DS FDD chung – mô tả theo chức năng 17 2.4 Mô tả chức năng một hệ thống hai chế độ 19 2.5 Phân tích tính phức tạp và phân chia HW/SW 21 2.6 Các phương pháp thiết kế phần cứng 23 2.6.1 So sánh giữa kiến trúc phân tán với kiến trúc tập trung 23 2.6.2 Phương pháp bộ đồng xử lý 25 2.6.3 Vai trò của DSP trong 2G và chế độ kép 30 2.7 Xử lý phần mềm và giao diện với các lớp cao hơn 32 2.8 Tổng kết 33 CHƯƠNG 3: CÁC DSP KHẢ TRÌNH CHO CÁC MODEM TRẠM GỐC 3G 34 3.1 Giới thiệu 34 3.2 Tổng quan về các trạm gốc 3G: Các yêu cầu 35 3.2.1 Giới thiệu 35 3.2.2 Các yêu cầu chung 35 3.2.3 Xử lý băng tần gốc trạm gốc CDMA cơ bản 36 3.2.4 Xử lý tốc độ ký hiệu (SR) 37 3.2.5 Xử lý tốc độ chip (CR) 38 3.2.5.1 Bộ tìm kiếm: Bộ tìm kiếm truy nhập và bộ tìm kiếm lưu lượng 38 3.2.5.2 Bộ giải trải phổ RAKE 39 3.3 Phân tích hệ thống 39 3.3.1 Phân tích xử lý SR 39 3.3.2 Phân tích xử lý CR 41 3.3.2.1 Phân tích bộ thu đường lên 41 3.3.2.2 Sử dụng một bộ đồng xử lý 42 3.4 Các giải pháp bộ đồng xử lý mềm dẻo 43 3.4.1 Bộ đồng xử lý giải mã xoắn Viterbi 43 3.4.2 Bộ đồng xử lý giải mã turbo 45 3.4.3 Bộ đồng xử lý tương quan 48 3.5 Tổng kết 50 CHƯƠNG 4: SỬ DỤNG DSP KHẢ TRÌNH TRONG XỬ LÝ DÀN ANTEN 52 4.1 Giới thiệu 52 4.2 Mô hình tín hiệu dàn anten 53 4.3 Các kỹ thuật tạo búp sóng tuyến tính 57 4.3.1 Đạo hàm gần đúng cực đại 58 4.3.2 Sự thích ứng trung bình bình phương nhỏ nhất 62 4.3.3 Xử lý các bình phương nhỏ nhất 64 4.3.4 Sự thích ứng tín hiệu mờ 68 4.3.5 Các ràng buộc không gian con 71 4.3.6 Khai thác tuần hoàn tĩnh 73 4.3.7 Các kỹ thuật bộ tạo búp sóng phát 75 4.4 Tách tín hiệu đa đầu vào đa đầu ra (MIMO) 83 4.4.1 Mô hình hệ thống tuyến tính MIMO 83 4.4.2 Dung lượng của các kênh truyền thông MIMO 86 4.4.3 Ước tính tuyến tính của các tín hiệu mong muốn trong các hệ thống truyền thông MIMO. 88 4.4.3.1 Tách sóng khử về 0 (Zero-Forcing Detection) 88 4.4.3.2 Tách sóng lỗi trung bình bình phương cực tiểu tuyến tính 89 4.4.3.3 Ước tính tuyến tính thích ứng mờ 90 4.4.4 Ước tính phi tuyến của các tín hiệu mong muốn trong các hệ thống truyền thông MIMO 92 4.4.4.1 Tách sóng gần giống cực đại 92 4.4.4.2 Khử nhiễu nối tiếp 93 4.4.4.3 Khử nhiễu song song 94 4.5 Tổng kết 95 KẾT LUẬN 97 TÀI LIỆU THAM KHẢO 98

pdf2 trang | Chia sẻ: banmai | Lượt xem: 1985 | Lượt tải: 0download
Bạn đang xem nội dung tài liệu Ứng dụng các DSP khả trình trong 3G, để tải tài liệu về máy bạn click vào nút DOWNLOAD ở trên
OVERVIEW The Quad-TMS320C6416/Dual-VIRTEX-II-based SignalMasterTM is one of the most flexible CompactPCI (or Stand-alone) 'C6xTM-based architecture.This new member of the SignalMasterTM family consists of two clusters containing two TMS320C6416TM DSP and a Virtex-II® FPGA. Each cluster can deliver up to 216000 MIPS of DSP processing power and up to 8 Million Gates - therefore, giving a total of 32 000 MIPS of DSP power and 16 Million Gates. As a CompactPCI board, the Quad-TMS320C6416/Dual- VIRTEX-II-based SignalMaster can be installed in a cPCI card-cage industrial computer, in single or multi-DSP card configurations.The product is also available as a stand-alone unit, packaged in a 3U rack-mountable housing, including power supply and additional on-board features such as PC/104 expansion sites, 586-class Elan microprocessor, 100 Mbps Ethernet, and more. As all SignalMaster platforms, this system provides expansion capabilities that allow easy customization of the hardware to satisfy your application's needs for A/D and D/A conversions, digital I/Os, etc. SOFTWARE DEVELOPMENT TOOLS Combined with its software tools, the solution allows quick and easy system-level design and implementation of signal processing applications relying on mixed FPGA/DSP-based hardware architectures. Building upon Simulink, Real-Time Workshop and Embedded target from The MathWorks, along with the System Generator for DSP tool from Xilinx, the overall solutions allow users to quickly develop a functional prototype of their application, before enabling hassle-free and efficient paths to optimizing the code and final hardware. This proven design flow dramatically reduces the learning curve, cost of ownership and development risk for companies implementing these designs. APPLICATIONS ■ Software-defined Radio (SDR) ■ Advanced Wireless Processing (3G-4G) and Prototyping ■ Phased-Array Antenna development ■ Digital Radio and GPS Receivers ■ Base Stations HIGHLIGHTS ■ Compact PCI (cPCI) 6U form factor ■ 4 Texas Instruments' C6416 DSPs @ 600/700/1000MHz ■ 2 Xilinx Virtex-II series FPGAs, up to XC2V8000 ■ Multiple I/O interfaces : 2 LYRIO & LVDS ports, PCI Bus Extension Connector and JTAG ■ Hardware drivers integration in Simulink/Xilinx System Generator Blocksets for quick implementation ■ DSP & FPGA-in-the-loop, co-simulation of Simulink/Xilinx System Generator models ■ Leading edge communication interface allowing Real-Time data monitoring from Simulink scopes and remote operations KEY FEATURES & BENEFITS ■ Complies to the PCI Manufacturer's Group standards and its Computer Telephony Sub-Group. ■ Becomes a totally stand-alone device when coupled with Lyrtech's optional MCU board. ■ Supports Code Composer Studio from TI and ISE Foundation from Xilinx for low-level development ■ On-Board JTAG interface enabling DSP emulation from the host PC. ■ Support for LYRIO Standard and PCI Bus for adding off the shelf or custom A/D and D/A modules. ■ Access to a broad range of adequately designed I/O boards : high-speed 0-105MHz, multi channel 0-105MHz, audio, video and more. ■ Fast transition from system level simulation to implementation using Simulink / Xilinx System Generator to generate executable DSP/FPGA code. ■ High-Level Blocksets provide control for the on-board I/O interfaces. ■ Communication interface allowing interactive parameters modification without interrupting the DSP application. ■ Complementary offer of DSP libraries and IP components. ■ Help files, tutorials, demos and documentation for quick start. ■ Development and integration services from other in-house division. Quad TMS320C6416/ Dual Virtex-II-based SignalMaster ABOUT US Lyrtech has established a 20 years leadership expertise in designing systems based on Digital Signal Processing (DSP) technology.This technology is used in wireless and VoIP telecommunications, audio and video signal processing, industrial, automotive, defense and aerospace electronic systems as well as electro-optics. This product is a trademark of Lyrtech. All other products or services mentioned in this document are identified by the trademarks, registered marks, or product names as designated by the companies who market those products. The trademarks and registered trademarks are held by the companies producing them. Inquiries concerning such trademarks should be made directly to those companies. Lyrtech has made every effort to ensure that the information contained in this specification sheet is accurate. However, we accept no responsibility for any errors or omissions, and we reserve the right to modify design, characteristics and products at any time without obligation. Contact Lyrtech for prices and availability or to obtain the phone number of your local Lyrtech distributor. For the most recently updated version of this spec sheet, please go to the Lyrtech Web site at The web version takes precedence over any printed literature. mk-ss-Quad TMS320C6416/Dual Virtex-II-based SignalMaster-200405 © 2004 Lyrtech Inc. All rights reserved. CONTACT US FOR MORE INFORMATION AT: Lyrtech Inc. 4495 Wilfrid-Hamel Blvd, Suite 100 Quebec City, Quebec G1P 2J7 CANADA Phone: +1 (418) 877-4644 (Worldwide) +1 (888) 922-4644 (Toll free USA and Canada) Fax: +1 (418) 877-7710 OR VISIT OUR WEB SITE: www.lyrtech.com TECHNICAL SPECIFICATIONS 4 Texas Instruments' TMS320C6416 DSPs ■ 600-700-1000 MHz clock, (4800/5760/8000 MIPS) ■ 128MB SDRAM ■ Onboard JTAG controller and JTAG connector 2 Xilinx Virtex-II Family FPGAs ■ Up to XC2V8000 Configuration (design download) by : ■ JTAG ■ PCI Bus Up to 128MB SDRAM configurable as: ■ One 32-bit bank ■ Two independent 16-bit banks Four unidirectional LVDS 8-bit bus: ■ 2 buses to/from other FPGA ■ 2 buses to/from front panel connector ■ Four Local CT Bus Streams from H.110 or StarFabric BLOCK DIAGRAM Computer Telephony ■ PICMG 2.5 R1.0 and PICMG 2.17 ■ H.110/StarFabric Bridge ■ Starfabric connected on cPCI backplane Packet Switch Backplane ■ PICMG 2.16 ■ Signals Routed on LYRIO Mezzanine I/O Interfaces ■ 2 LYRIO sites (200-pin, user configurable) ■ PCI Bus Extension Connector ■ 2 LVDS ports StarFabric Local Stream #2 LDI[7:4] LDO[7:4] selecMAP 2-bits/66MHz3 LVDS 6X8bits PCI-PCI Bridge 64-bits 66MHz Optional Standard PCI Interface VirtexII FF1152 (XC2V3000-XC2V8000) User I/O VirtexII FF1152 (XC2V3000-XC2V8000) SDRAM (up to 128MB) SBSRAM cPCI P1 & P2 (PCI BUS) cPCI P5 (User I/O) 4-bits/66MHz6 2-bits3 LyrIO OI/ LyrIO SDRAM (up to 128MB) SDRAM (up to 128MB) TMS320C6713 @ 225MHz TMS320C6713 @ 225MHz SDRAM (up to 128MB) SBSRAM2-bits3 SDRAM (up to 128MB) SBSRAM 2-bits3 TMS320C6713 @ 225MHz TMS320C6713 @ 225MHz SDRAM (up to 128MB) SBSRAM-bits23 HPI TBC JTAG selecMAP CPLD ctrl cPCI P4 (H.110) H.110 Interface & Time Slot Interchanger & StarFabric Lucent T8105 Local Stream #1 LDI[3:0] LDO[3:0] Front Panel LVDS H.110 cPCI P3 (StarFabric) cPCI PSB P3 OI/

Các file đính kèm theo tài liệu này:

  • pdfLyrtech_Quad_C6416.pdf
  • pdfMIMO_Smart Antenna Development-2004.pdf
Tài liệu liên quan