Bài giảng Điện tử tương tự I

Cấu trúc của transistor lưỡng cực • 3.1.2 Nguyên lý làm việc của BJT Slide 5 3.1.1 Cấu trúc của BJT • Linh kiện bán dẫn có 3 lớp – 2 lớp loại n, 1 lớp loại p: npn – 2 lớp loại p, 1 lớp loại n: pnp • 2 lớp bên ngoài có độ dày lớn hơn nhiều lớp ở giữa (ví dụ: tỷ lệ Slide 6 150/1) • Ký hiệu E: emitter, B: base, C: collector 3.1.2 Nguyên lý làm việc của BJT • EB phân cực thuận • CB phân cực ngược Slide 7 1 β α β = +
I E = I C + I B
I C = βI B
β = 50 ÷ 400 β hệ số khuếch đại dòng điện • I C = αI E + I CBO • I C ≈ αI E (bỏ qua I CBO vì rất nhỏ) • α = 0.9 ÷0.998. α hệ số truyền đạt dòng điện 3.1.2 Nguyên lý làm việc của BJT • Mũi tên đặt giữa cực E và B, chiều từ bán dẫn p sang bán dẫn n, chỉ chiều của dòng điện Slide 8 Kiểm tra Slide 9 3.2 Các dạng mắc mạch cơ bản của BJT • 3.2.1 Mạch chung base • 3.2.2 Mạch chung emitter • 3.2.3 Mạch chung collector Slide 10 3.2.1 Mạch chung base • Mạch chung base – Cực base chung cho cả đầu vào (emitter) và đầu ra (collector) Slide 11 – Mô tả bằng 2 đặc tuyến vào, ra • Quan hệ giữa dòng đầu vào và điện áp vào với các điện áp ra khác nhau • Quan hệ giữa dòng đầu ra và điện áp ra với các dòng đầu vào khác nhau E I E I C I BE V CB V CB V 3.2.2 Mạch chung base • Đặc tuyến vào và ra - Ba vùng + Tích cực + Cắt + Bão hòa - Vùng tích cực + B-E: phân cực thuận + C-B: phân cực ngược Slide 12 C E I I≈ 0,7 BE V V= Các dạng mắc mạch cơ bản của BJT • Mạch chung emitter – Cực E chung cho cả đầu vào (B) và đầu ra (C) Slide 13 – Mô tả bằng 2 đặc tuyến vào, ra • Quan hệ giữa dòng đầu vào và điện áp vào với các điện áp ra khác nhau • Quan hệ giữa dòng đầu ra và điện áp ra với các dòng đầu vào khác nhau B I B I C I BE V CE V CE V Các dạng mắc mạch cơ bản của BJT • Đặc tuyến vào và ra Slide 14 - Vùng tích cực + B-E: phân cực thuận + C-B: phân cực ngược C B I Iβ= ( )1E C B BI I I Iβ= + = + Các dạng mắc mạch cơ bản của BJT • Mạch chung collector – Cực C chung cho cả đầu vào (B) và đầu ra (E) – Có thể sử dụng 2 đặc tuyến vào, ra của dạng mắc CE – Thường dùng cho các mục đích phối hợp trở kháng, do có trở kháng vào cao và trở kháng ra thấp Slide 15 3.3 Các phương pháp phân cực cho BJT • 3.3.1 Nguyên tắc chung phân cực BJT • 3.3.2 Đường tải tĩnh và điểm làm việc tĩnh • 3.3.3 PP phân cực bằng dòng base cố định • 3.3.4 PP phân cực bằng dòng emitter • 3.3.5 PP phân cực bằng điện áp phản hồi Slide 16 • 3.3.6 PP phân cực bằng bộ phân áp • 3.3.7 Đánh giá sự ổn định của mạch phân cực cho BJT • 3.3.8 Một số mạch phân cực dạng hỗn hợp 3.3.1 Nguyên tắc chung phân cực BJT • Để khuếch đại tín hiệu BJT hoạt động trong vùng tích cực => phân cực cho BJT • Phân cực: thiết lập điện áp, dòng điện một chiều theo yêu cầu • Tiếp giáp Slide 17 – EB phân cực thuận – CB phân cực ngược 3.3.1 Nguyên tắc chung phân cực cho BJT • Để tính toán – Dùng 1 số quan hệ cơ bản quan trọng của BJT 0,7 BE V V= ( )1 E B C I I Iβ= + ≈ β= Slide 18 – Đầu tiên thường xác định dòng base – Áp dụng các quan hệ cơ bản để tìm các thông số cần quan tâm – Trong chế độ DC, tụ điện coi như hở mạch • Chú ý: trong quá trình thiết kế việc lựa chọn thông số cho chế độ DC ảnh hưởng tới chế độ AC và ngược lại C B I I B I 3.3.2 Đường tải tĩnh và điểm làm việc tĩnh • Đường tải tĩnh và điểm làm việc tĩnh – Điện áp phân cực đặt vào BJT => điểm làm việc tĩnh, tùy thuộc vào mục đích sử dụng của mạch – Đường tải tĩnh: vẽ trên các đường đặc tuyến của BJT để biểu diễn sự có mặt của tải Slide 19 3.3.3 PP phân cực bằng dòng base cố định • Vòng BE • Vòng CE CC B B BE V I R V= + CC BE B B V V I R − = C B I Iβ= Slide 20 • Đơn giản nhưng không ổn định CE CC C C V V I R= − 3.3.3 PP phân cực bằng dòng base cố định • Trường hợp bão hòa • Dòng qua transistor lớn nhất 0 CE V V= 0 CE R = Ω I I= Slide 21 sat C C sat CC C C V I R = 3.3.3 PP phân cực bằng dòng base cố định • Sử dụng đồ thị CE CC C R V V I R= − Slide 22 3.3.4 PP phân cực bằng dòng emitter • Vòng BE CC B B BE E E V I R V I R= + + ( )1 CC BE B B E V V I R Rβ − = + + Slide 23 • Vòng CE • làm tăng độ ổn định ( )CE CC C C EV V I R R= − + E R 3.3.5 PP phân cực bằng điện áp phản hồi • Vòng BE ' CC C C B B BE E E V I R I R V I R= + + + ( ) CC BE B B C E V V I R R Rβ − = + + Slide 24 • Vòng CE • Tăng độ ổn định bằng đường phản hồi từ C tới B ( )CE CC C C EV V I R R= − + Độ ổn định tương đối tốt 3.5.6 PP phân cực bằng bộ phân áp • Thevenin
Tương đương mạch phân cực bằng dòng base • Vòng BE 1 2 || Th R R R= 2 1 2 CC Th R V V R R = + Slide 25 • Vòng CE Th B Th BE E E E I R V I R= + + ( )1 Th BE B Th E E V I R Rβ − = + + ( )CE CC C C EV V I R R= − + Dòng và áp không phụ thuộc β 3.5.6 PP phân cực bằng bộ phân áp • Cách tính xấp xỉ 2 10 E R Rβ ≥ 1 2 I I≈ 2 1 2 CC B R V V R R = + Slide 26 • Vòng CE E B BE V V V= − E C E E V I I R ≈ = ( )CE CC C C EV V I R R= − + 3.3.7 Đánh giá sự ổn định của mạch phân cực cho BJT • Ảnh hưởng của nhiệt độ - Nhiệt độ ảnh hưởng nhiều đến các tham số thiết bị Khi nhiệt độ tăng:
Hệ số β tăng
Dòng dò I cbo tăng
Điện áp V be giảm Slide 27 ⇒gây ra sự không ổn định của mạch do sự dịch chuyển của điểm làm việc Q ⇒chất lượng tín hiệu ra giảm - Đối với BJT chế tạo từ Si, β chịu ảnh hưởng nhiều của nhiệt độ 3.3.7 Đánh giá sự ổn định của mạch phân cực cho BJT • Các hệ số ổn định
S(I co )=∆I c /∆I cbo – ảnh hưởng nhiều đến BJT dùng Germani
S(V be )=∆I c /∆V be – ảnh hưởng ít
S(β)= ∆I /∆β – ảnh hưởng nhiều đến Slide 28 c BJT dùng Silic Tổng ảnh hưởng đến dòng I c ∆I c =S(I co )* ∆I cbo + S(V be )*∆V be + S(β)*∆β 3.3.8 Một số mạch phân cực dạng hỗn hợp • Có rất nhiều mạch phân cực khác cho BJT • Về cơ bản khi xem xét 1 mạch phân cực – Đầu tiên tính dòng đầu vào (hoặc ) – Các dòng + các điện áp khác có thể được xác định khá trực tiếp B I E I Slide 29 3.3.8 Một số mạch phân cực dạng hỗn hợp • Ví dụ: – Cho mạch như hình vẽ – Xác định , C V E V Slide 30 Tham số kỹ thuật quan trọng của BJT • Tên: 2N+số, ví dụ 2N4123, 2N2218 • Thông số cơ bản: Tối đa: Vce, Vcb, Veb, Ic, Pdis, T Đặc tính điện:
OFF chars.: điện áp đánh thủng của CE, CB, EB, Iccutoff, Iecutoff Slide 31
ON chars.: DC β, Vce(sat), Vbe(sat)
Tín hiệu nhỏ:current-gain – bandwidth product (β*f), small-signal β Tóm tắt • Các dạng mắc mạch cơ bản • Phương pháp phân cực cho BJT, chú ý tới độ ổn định Slide 32 Bài tập • Đọc chương 7, 8 (mô hình của transistor lưỡng cực, mạch khuếch đại tín hiệu nhỏ sử dụng transistor lưỡng cực) trong tài liệu tham khảo [1] • Bài tập [1]: Slide 33 – Chương 4: 5, 7, 10, 14, 23, 26, 28, 32, 33 • Bài giảng có thể được tải về tại https://sites.google.com/site/pvthanhbk1/m y-forms ET.3230 Điện tử tương tự 1 Bài giảng: Mạch khuếch đại tín hiệu nhỏ sử dụng transistor lưỡng cực Slide 1 Nội dung • Khái niệm sơ đồ tương đương – Sơ đồ tương đương tham số hỗn hợp – Sơ đồ tương đương tham số dẫn nạp – Sơ đồ tương đương mô hình re – So sánh các loại sơ đồ tương đương • Phân tích mạch khuếch đại tín hiệu nhỏ sử dụng transistor lưỡng cực – Phân tích theo sơ đồ tương đương mô hình re Slide 2 – Phân tích bằng phương pháp đồ thị • Sự phụ thuộc của chế độ làm việc xoay chiều vào chế độ phân cực một chiều • Tổng kết đặc điểm của các mạch khuếch đại tín hiệu nhỏ sử dụng transistor lưỡng cực 4.1 Khái niệm sơ đồ tương đương và phân loại • 4.1.1 Sơ đồ tương đương tham số hỗn hợp • 4.1.2 Sơ đồ tương đương tham số dẫn nạp • 4.1.3 Sơ đồ tương đương mô hình re Slide 3 4.1 Khái niệm sơ đồ tương đương và phân loại • Sơ đồ tương đương BJT: – Sơ đồ tương đương BJT là 1 mạch điện tử miêu tả xấp xỉ hoạt động của thiết bị trong vùng làm việc đang xét – Khuếch đại BJT tín hiệu nhỏ được coi là tuyến tính cho hầu hết các ứng dụng Slide 4 4.1.1 Sơ đồ tương đương tham số hỗn hợp • Công thức mạng 4 cực • Chỉ số e (hoặc b,c) cho các cấu trúc CE Mạng 4 cựci V o V i I o I 11 12 21 22 i i o o i o V h I h V I h I h V = +  = + Slide 5 (hoặc CB, CC) 4.1.1 Sơ đồ tương đương tham số hỗn hợp • Bảng giá trị tham số tiêu biểu cho các cấu hình CE, CB, CC Tham số CE CB CC h 11 (h i ) 1kΩ 20Ω 1kΩ Slide 6 h 12 (h r ) 2,5x 3x ≈1 h 21 (h f ) 50 -0,98 -50 h 22 (h o ) 25µA/V 0,5µA/V 25µA/V 1/h 22 40kΩ 2MΩ 40kΩ 4 10 − 4 10 − 4.1.2 Sơ đồ tương đương tham số dẫn nạp • Công thức mạng 4 cực • Chỉ số e (hoặc b,c) cho các cấu trúc CE Mạng 4 cựci V o V i I o I 11 12 21 22 i i o o i o I y V y V I y V y V = +  = + Slide 7 (hoặc CB, CC) 4.1.3 Sơ đồ tương đương mô hình re • BJT được mô hình hóa bằng một diode và nguồn dòng điều khiển được – Đầu vào: tiếp giáp BE phân cực thuận làm việc như 1 diode – Đầu ra: nguồn dòng điều khiển được, với dòng điều khiển là dòng vào, mô tả quan hệ I Iβ= Slide 8 hoặc c b c e I Iα= 4.1.3 Sơ đồ tương đương mô hình re • Cấu hình CB – Chung B giữa đầu vào và đầu ra – Đầu vào: là điện trở xoay chiều của diode e r Slide 9 – Đầu ra: Nguồn dòng điều khiển bởi dòng c e I Iα= 26 e E mV r I = 4.1.3 Sơ đồ tương đương mô hình re • Cấu hình CB Slide 10 i e Z r= L L v e e R R A r r α = ≈ o Z ≈ ∞ 1 i A α= − ≈ − từ vài Ω tới 50 Ω thường khoảng M Ω tương đối lớn đồng pha , i o V V 4.1.3 Sơ đồ tương đương mô hình re • Cấu hình CE – Chung E giữa đầu vào và đầu ra – Đầu vào: là điện trở xoay chiều của diode e r Slide 11 – Đầu ra: Nguồn dòng điều khiển bởi dòng c b I Iβ= 26 e E mV r I = 4.1.3 Sơ đồ tương đương mô hình re • Cấu hình CE be b e i e b b V I r Z r I I β β= ≈ = o o Z r= từ vài trăm Ω tới 6-7kΩ không được đưa vào Z r= ≈ ∞ từ 40kΩ tới 50kΩ Slide 12 0 L v e r R A r =∞ = − o i r A β =∞ = mô hình re , i o V V ngược pha , i o Z Z trung bình; , v i A A lớn o o 4.1.3 Sơ đồ tương đương mô hình re • Cấu hình CC – Có thể áp dụng mô hình đã được định nghĩa cho cấu hình CE Slide 13 4.1.4 So sánh các loại sơ đồ tương đương • So sánh sơ đồ tương đương H và re Mô hình H Mô hình r e Cố định. Không biến đổi theo điểm làm việc Có biến đổi theo điểm làm việc Có xét đến tín hiệu hồi tiếp Bỏ qua tín hiệu hồi tiếp Slide 14 Có xét đến điện trở ra Bỏ qua điện trở ra 4.2 Phân tích mạch KĐ tín hiệu nhỏ sử dụng BJT • 4.2.1 Phân tích theo sơ đồ tương đương mô hình re • 4.2.2 Phân tích bằng phương pháp đồ thị Slide 15 4.2 Phân tích mạch KĐ tín hiệu nhỏ sử dụng BJT • Tín hiệu nhỏ: – Không có giới hạn chính xác, phụ thuộc tương quan giữa tín hiệu vào và tham số linh kiện – Vùng làm việc được coi là tuyến tính • Khuếch đại xoay chiều: Slide 16 – P in >P out 4.2.1 Phân tích theo sơ đồ tương đương mô hình re • Cấu hình CE phân cực bằng dòng base cố định Slide 17 4.2.1 Phân tích theo sơ đồ tương đương mô hình re • Cấu hình CE phân cực bằng dòng base cố định i B e Z R rβ= i e Z rβ≈ o C o Z R r= o CZ R≈ R r C R A = − 10r R≥ 10 B e R rβ≥nếu nếu nếu 10 o C r R≥ Slide 18 10 B e R rβ≥ 10 , o C r R≥ C o v e A r = − v e r o C ( )( ) B o i o C B e R r A r R R r β β = + + i A β≈ nếu , i o V V ngược pha i i v C Z A A R = − 4.2.1 Phân tích theo sơ đồ tương đương mô hình re • Cấu hình CE phân cực bằng dòng emitter Slide 19 4.2.1 Phân tích theo sơ đồ tương đương mô hình re • Cấu hình CE phân cực bằng dòng emitter ( ) ( )1 i B e E B e E B E Z R r R R r R R Rβ β β β= + + ≈ + ≈   o C Z R= C R A β = − C R A ≈ − R ≈ − Slide 20 ( )1 v e E r Rβ β+ + ( )1 B i B e E R A R r R β β β = + + +   v e E r R+ C v E A R 4.2.1 Phân tích theo sơ đồ tương đương mô hình re • Cấu hình CE phân cực bằng bộ phân áp Slide 21 4.2.1 Phân tích theo sơ đồ tương đương mô hình re • Cấu hình CE phân cực bằng bộ phân áp ' 1 2i e e Z R R r R rβ β= = o C o Z R r= o CZ R≈ R r C R A = − 10r R≥ nếu nếu 10 o C r R≥ Slide 22 10 B e R rβ≥ 10 , o C r R≥ C o v e A r = − v e r o C ( )( ) ' ' o i o C e R r A r R R r β β = + + i A β≈ nếu , i o V V ngược pha i i v C Z A A R = − 10 o C r R≥ ' 'i e R A R r β β ≈ + nếu 4.2.1 Phân tích theo sơ đồ tương đương mô hình re • Cấu hình CE hồi tiếp collector 1 e i C F r Z R Rβ = + o C F Z R R≈ R Slide 23 C v e A r = − F i F C R A R R β β = + F i C R A R ≈ nếu C F R Rβ
4.2.1 Phân tích theo sơ đồ tương đương mô hình re • Cấu hình CB i E e Z R r= o C Z R= C C v R R A r r α = ≈ trở kháng vào tương đối nhỏ trở kháng ra lớn tương đối Slide 24 e e 1 i A α= − ≈ − , i o V V cùng pha lớn 4.2.1 Phân tích theo sơ đồ tương đương mô hình re • Cấu hình CC Slide 25 4.2.1 Phân tích theo sơ đồ tương đương mô hình re • Cấu hình CC ( ) ( )1 i B e E B e E B E Z R r R R r R R Rβ β β β= + + ≈ + ≈   o E e e Z R r r= ≈ E e R r
trở kháng vào lớn trở kháng ra nhỏ vì Slide 26 1 E v E e R A R r = ≈ + ( ) B i B e E R A R r R β β ≈ − + + => mạch lặp emitter, dùng để phối hợp trở kháng , i o V V cùng pha 4.2.2 Phân tích bằng phương pháp đồ thị • Đặc tuyến vào ra của BJT mắc CE Slide 27 4.2.2 Phân tích bằng phương pháp đồ thị • Đặc tuyến vào ra của BJT mắc EC Slide 28 4.2.2 Phân tích bằng phương pháp đồ thị • Điểm làm việc Q • Đường tải: có 2 loại – Đường tải tĩnh (chế độ 1 chiều) – Đường tải động (chế độ xoay chiều) Dốc hơn so với đường tải tĩnh => ảnh hưởng đến điện áp ra CE CC C C V V I R= − Slide 29 4.2.2 Phân tích bằng phương pháp đồ thị • Vị trí điểm làm việc khi thay đổi , , B C CC I R V Slide 30 4.2.2 Phân tích bằng phương pháp đồ thị • Tín hiệu vào: thay đổi • Tín hiệu ra: thay đổi o C i i B i I A i I ∆ = = ∆ v V∆ , B BE I V∆ ∆ , CE C V I∆ ∆ Slide 31 o CE v i BE A v V = = ∆ i BE i i B v V Z i I ∆ = = ∆ o CE o o C v V Z i I ∆ = = ∆ 4.2.2 Phân tích bằng phương pháp đồ thị Slide 32 5.3 Sự phụ thuộc của chế độ xoay chiều vào chế độ phân cực 1 chiều • Ảnh hưởng của vị trí điểm Q đến tín hiệu xoay chiều ra – Q gần vùng cắt, BJT sẽ rơi vào vùng cắt ngay cả khi tín hiệu vào bé => cắt phần dương điện áp ra – Q gần vùng bão hòa, BJT dễ bị rơi vào vùng Slide 33 bão hòa => cắt phần âm điện áp ra – Tín hiệu vào quá lớn => cắt cả phần dương và âm điện áp ra 5.4 Tổng kết đặc điểm của mạch KĐ tín hiệu nhỏ sử dụng BJT CE CB CC Zi Trung bình Nhỏ Lớn Zo Trung bình Trung bình Nhỏ Av Lớn Lớn 1≈ Slide 34 Ai Lớn Lớn Pha giữa tín hiệu vào và ra Đảo pha Đồng pha Đồng pha 1≈ − Tóm tắt • Các sơ đồ tương đương của BJT • Phân tích mạch khuếch đại tín hiệu nhỏ sử dụng BJT Slide 35 Bài tập • Đọc chương 5, 6 (transistor trường, phân cực cho transistor trường) trong tài liệu tham khảo [1] • Bài tập [1]: – Chương 7: 6, 8, 10, 13 Slide 36 – Chương 8: 1, 4, 7, 11, 14, 15, 16, 19 Slide 1 4.396 Điện tử tương tự 1 Bài giảng: Transistor trường Slide 2 Nội dung • 5.1 Cấu trúc và hoạt động của transistor trường – 5.1.1 Phân loại transistor trường – 5.1.2 Transistor trường có cực cửa tiếp giáp (JFET) – 5.1.3 Transistor trường có cực cửa cách ly (MOSFET) • 5.2 Các dạng mắc mạch – 5.2.1 Mạch nguồn chung – 5.2.2 Mạch máng chung – 5.2.3 Mạch cửa chung • 5.3 Các phương pháp phân cực cho trasistor trường – 5.3.1 PP phân cực cố định – 5.3.2 PP tự phân cực – 5.3.3 PP phân cực bằng mạch phân áp – 5.3.4 PP phân cực kiểu hồi tiếp • 5.4 Các tham số kỹ thuật quan trọng của FET Slide 3 5.1 Cấu trúc và hoạt động của FET • 5.1.1 Phân loại transistor trường • 5.1.2 Tran Transistor trường có cực cửa tiếp giáp (JFET) • 5.1.3 Transistor trường có cực cửa cách ly (MOSFET) Slide 4 5.1.1 Phân loại FET • Transistor trường có cực cửa tiếp giáp JFET (Junction Field-Effect Transistor) – Kênh n – Kênh p • Transistor trường có cực cửa cách ly MOSTFET (Metal-Oxide-Semiconductor Field-Effect Transistor) – Kiểu Depletion: kênh n, kênh p – Kiểu Enhancement: kênh n, kênh p Slide 5 5.1.2 JFET • Cấu trúc Slide 6 5.1.2 JFET • Hoạt động cơ bản: – Khi tăng dần tới 1 giá trị dương S S0 ,G DV V V= pinch-off Slide 7 5.1.2 JFET • Hoạt động cơ bản – Khi tại một giá trị dương S S0 ,G DV V V< Slide 8 5.1.2 JFET • Hoạt động cơ bản – Điện trở điều khiển bởi điện áp • JFET có thể được sử dụng như 1 biến trở 0 2 S1 G P rr V V =   −    Slide 9 5.1.2 JFET • Ký hiệu • Đặc tuyến truyền đạt 2 S SS 1 GD D P VI I V   = −    kênh p kênh n Phương trình Schockley ( )P GS offV V= Slide 10 5.1.2 JFET • JFET, BJT 2 S SS 1 GD D P VI I V   = −    D SI I= 0AGI ≈ C EI I≈ C BI Iβ= 0,7BEV V≈ Slide 11 5.1.3 MOSFET • Cấu trúc kênh n có sẵn kênh n cảm ứng Slide 12 5.1.3 MOSFET • Hoạt động kênh n có sẵn kênh n cảm ứng S S0, 0G DV V> >S S0, 0G DV V= > Slide 13 5.1.3 MOSFET • Kí hiệu kênh có sẵn kênh cảm ứng Slide 14 5.1.3 MOSFET • Đặc tuyến truyền đạt kênh n có sẵn kênh n cảm ứng ( )2SD G TI k V V= − ( ) ( ) 2 S( ) D on G on T I k V V = − 2 S SS 1 GD D P VI I V   = −    ( )T GS ThV V= Slide 15 5.1.3 MOSFET • Đặc tuyến truyền đạt kênh p có sẵn kênh p cảm ứng Slide 16 CMOS • CMOS - Complementary MOSFET – Chế tạo MOSFET kênh n và p trên cùng 1 đế – Trở kháng vào tương đối cao, tốc độ chuyển mạch nhanh, mức năng lượng hoạt động thấp – Thiết kế IC số CMOS inverter Slide 17 5.2 Các dạng mắc mạch • Có 3 dạng mắc mạch – Mạch nguồn chung – Mạch máng chung – Mạch cửa chung Slide 18 5.3 Các phương pháp phân cực cho FET • 5.3.1 PP phân cực cố định • 5.3.2 PP tự phân cực • 5.3.3 PP phân cực bằng điện áp phản hồi • 5.3.4 PP phân cực kiểu hồi tiếp Slide 19 5.3 Các phương pháp phân cực cho FET • Cách tính toán – Quan hệ • Đối với FET • Đối với JFET và DMOSFET • Đối với EMOSFET 2 S SS 1 GD D P VI I V   = −    D SI I=0AGI ≈ ( )2S S( )D G G ThI k V V= − ( ) ( ) 2 S( ) ( ) D on G on GS Th I k V V = − Slide 20 5.3.1 PP phân cực cố định SG GGV V= − 2 S SS 1 GD D P VI I V   = −    DS DD D DV V I R= −- Cần 2 nguồn DC - Ít dùng với E-MOSFET 0AGI ≈ Slide 21 5.3.2 PP tự phân cực - Ít dùng với E-MOSFET SG D SV I R= − 2 2 S SS SS1 1G D SD D D P P V I RI I I V V     = − = +        ( )DS DD D D SV V I R R= − + Slide 22 5.3.3 PP phân cực bằng mạch phân áp SG G D SV V I R= − 2 S SS 1 GD D P VI I V   = −    ( )DS DD D D SV V I R R= − + ( )2S S( )D G G ThI k V V= − E-MOSFET Slide 23 5.3.4 PP phân cực kiểu hồi tiếp 2 S SS 1 GD D P VI I V   = −    ( )2S ( )D G GS ThI k V V= − E-MOSFET SG DS DD D DV V V I R= = − ( ) ( ) 2 S( ) ( ) D on G on GS Th I k V V = − JFET và D-MOSFET Slide 24 5.4 Các tham số kỹ thuật quan trọng của FET • JFET 2N5457 – giá trị tới hạn Rating Symbol Value Unit Drain-Source voltage VDS 25 Vdc Drain-Gate voltage VDG 25 Vdc Reverse G-S voltage VGSR -25 Vdc Gate current IG 10 mAdc Device dissipation 250C Derate above 250C PD 310 2.82 mW mW/0C Junction temp range TJ 125 0C Storage channel temp range Tstg -60 to +150 0C Slide 25 5.4 Các tham số kỹ thuật quan trọng của FET • JFET 2N5457 – đặc tuyến Characteristic Symbol Min Typ Max Unit VG-S breakdown V(BR)GSS -25 Vdc Igate reverse(Vgs=-15, Vds=0) IGSS -1.0 nAdc VG-S cutoff VGS(off) -0.5 -1.0 Vdc VG-S VGS -2.5 -6.0 Vdc ID-zero gate volage IDSS 1.0 3.0 5.0 mAdc Cin Ciss 4.5 7.0 pF Creverse transfer Crss 1.5 3.0 pF Slide 26 5.4 Các tham số kỹ thuật quan trọng của FET • E-MOSFET kênh n 2N4351 – đặc tuyến Characteristic Symbol Min Max Unit VDS breakdown V(BR)DSX 25 Vdc ID-zero gate volage, Vds=10V,Vgs=0, 25C – 150C IDSS 10 10 nAdc µAdc Igate reverse(Vgs=+-15, Vds=0) IGSS +-10 nAdc VDS on Voltage VDS(on) 1.0 V Cin(Vds=10V,Id=2mA,f=140kHz) Ciss 5.0 pF CDS(Vdsub=10V,f=140KHz) Crss 5.0 pF RDS(Vgs=10V,Id=0,f=1KHz) Rds(on) 300 ohms Slide 27 Tóm tắt • Bài giảng tập trung vào – FET: JFET, MOSFET (D-MOSFET và E- MOSFET) – 04 PP phân cực cho FET Slide 28 Bài tập • Đọc chương 9 (mô hình của transistor trường, mạch khuếch đại tín hiệu nhỏ sử dụng transistor trường) trong tài liệu tham khảo [1] • Bài tập [1]: – Chapter 5: 3, 5, 6, 9, 26, 34, 37 – Chapter 6: 1, 6, 12, 17, 19, 21, 23 Slide 1 4.396 Điện tử tương tự 1 Bài giảng: Mạch khuếch đại tín hiệu nhỏ sử dụng transistor trường Slide 2 Nội dung • 6.1 Sơ đồ tương đương tín hiệu nhỏ sử dụng transistor trường • 6.2 Phân tích mạch khuếch đại tín hiệu nhỏ sử dụng transistor trường – 6.2.1 Mạch chung nguồn, phân cực bằng dòng cố định – 6.2.2 Mạch mắc chung nguồn, tự phân cực – 6.2.3 Mạch mắc chung nguồn, phân cực bằng mạch phân áp – 6.2.4 Mạch mắc chung máng (mạch lặp nguồn) – 6.2.5 Mạch mắc chung cửa • 6.3 Tổng kết đặc điểm của các mạch khuếch đại tín hiệu nhỏ sử dụng transistor trường Slide 3 6.1 Sơ đồ tương đương tín hiệu nhỏ sử dụng FET • Trở kháng vào • Trở kháng ra • Điện áp điều khiển dòng (FET)iZ = ∞ 1(FET)o d os Z r y = = constantGS DS d D V Vr I = ∆ = ∆ GSV DI D m GSI g V∆ = ∆ D m GS Ig V ∆ = ∆ hỗ dẫn truyền đạt Slide 4 6.1 Sơ đồ tương đương tín hiệu nhỏ sử dụng FET • Xác định sử dụng đặc tuyến truyền đạt mg D m GS y Ig m x V ∆ ∆ = = = ∆ ∆ Slide 5 6.1 Sơ đồ tương đương tín hiệu nhỏ sử dụng FET • Xác định • Ảnh hưởng của lên mg 2 1DSS GSm P P I Vg V V   = −    0 1 ,GSm m P Vg g V   = −    0 0 2 GS DSS m m V P Ig g V= = = mgDI 1 GS D P DSS V I V I − = ⇒ 0 D m m DSS Ig g I = Slide 6 6.1 Sơ đồ tương đương tín hiệu nhỏ sử dụng FET Slide 7 6.2 Phân tích mạch KĐ TH nhỏ sử dụng FET • 6.2.1 Mạch chung nguồn, phân cực bằng dòng cố định • 6.2.2 Mạch mắc chung nguồn, tự phân cực • 6.2.3 Mạch mắc chung nguồn, phân cực bằng mạch phân áp • 6.2.4 Mạch mắc chung máng (mạch lặp nguồn) • 6.2.5 Mạch mắc chung cửa Slide 8 6.2.1 Mạch mắc CS, PC bằng dòng cố định i GZ R= o D dZ R r= ( )v m D dA g R r= − * 10d Dr R≥ o DZ R≈ v m DA g R≈ − ,i oV V ngược pha Slide 9 6.2.2 Mạch mắc CS, tự phân cực i GZ R= o D dZ R r= ( )v m D dA g R r= − * 10d Dr R≥ o DZ R≈ v m DA g R≈ − ,i oV V ngược pha Slide 10 6.2.3 Mạch mắc CS, PC bằng mạch phân áp 1 2iZ R R= o D dZ R r= ( )v m D dA g R r= − * 10d Dr R≥ o DZ R≈ v m DA g R≈ − ,i oV V ngược pha Slide 11 6.2.4 Mạch mắc CD (mạch lặp nguồn) i GZ R= 1o S d mZ R r g= ( ) ( )1 m S d v m S d g R r A g R r = + * 10d Sr R≥ 1o S mZ R g≈ 1 m S v m S g RA g R ≈ + ,i oV V cùng pha Slide 12 6.2.5 Mạch mắc chung cửa 1 d D i S m d r RZ R g r  + =  +  o D dZ R r= 1 D m D d v D d Rg R rA R r + = + * 10d Sr R≥ o DZ R≈ ,i oV V cùng pha 1 ,i S mZ R g≈ v m DA g R≈ Slide 13 D-MOSFET Slide 14 E-MOSFET ( )( )2 Qm GS GS Thg k V V= − Slide 15 E-MOSFET – CS phân cực kiểu hồi tiếp ( )1 F d D i m d D R r R Z g r R + = + o F d DZ R r R= ( )v m F d DA g R r R= − * , 10F d D d DR r R r R≥ o DZ R≈ v m DA g R≈ − ,i oV V ngược pha , 1 F i m D RZ g R ≈ + Slide 16 E-MOSFET – CS phân cực bằng mạch phân áp 1 2iZ R R= o D dZ R r= ( )v m D dA g R r= − * 10d Dr R≥ o DZ R≈ v m DA g R≈ − ,i oV V ngược pha Slide 17 6.3 Tổng kết đặc điểm của các mạch KĐ tín hiệu nhỏ sử dụng FET CS CG CD Zi Lớn Nhỏ Lớn Zo Trung bình Trung bình Nhỏ Av Trung bình Trung bình Nhỏ (<1) Pha giữa tín hiệu vào và ra Đảo pha Đồng pha Đồng pha Slide 18 Ví dụ • Thiết kế mạch KĐ có , điểm làm việc 8vA = 1 4QGS P V V= , ?D SR R Slide 19 Tóm tắt • Sơ đồ tương đương tín hiệu nhỏ sử dụng FET • Cách phân tích mạch KĐ tín hiệu nhỏ sử dụng FET Slide 20 Bài tập • Đọc chương 10 (Ảnh hưởng của điện trở nguồn và điện trở tải) trong tài liệu tham khảo [1] • Bài tập [1]: – Chương 9: 1, 5, 12, 17, 19, 23, 27, 32, 33, 37, 38, 43, 44 Slide 1 ET3230 Điện tử tương tự I Bài giảng: Các vấn đề trong mạch khuếch đại tín hiệu nhỏ Ảnh hưởng của điện trở nguồn và điện trở tải Slide 2 Nội dung • 7.1. Ảnh hưởng của điện trở nguồn và điện trở tải – 7.1.1 Mạng bốn cực và các tham số đặc trưng – 7.1.2 Khảo sát ảnh hưởng của điện trở nguồn dựa trên sơ đồ mạng bốn cực – 7.1.3 Khảo sát ảnh hưởng của điện trở tải dựa trên sơ đồ mạng bốn cực – 7.1.4 Ảnh hưởng kết hợp của điện trở nguồn và điện trở tải – 7.1.5 Các ví dụ phân tích trên sơ đồ tín hiệu nhỏ sử dụng BJT và FET Slide 3 7.1.1 Mạng 4 cực và các tham số đặc trưng • Mạng 4 cực Slide 4 7.1.1 Mạng 4 cực và các tham số đặc trưng • Mạch tương đương i iZ R= 0oZ R= vNLA i i v L ZA A R = − Hệ số KĐ điện áp không tải Slide 5 7.1.2 Khảo sát ảnh hưởng của điện trở nguồn i s i i s RVV R R = + s NL o i v v s i s V RA A V R R = = +s i s i VI R R = + sV oV sR iV NLv i A V Để hệ số KĐ điện áp lớn, điện trở trong của nguồn tín hiệu càng nhỏ càng tốt Slide 6 7.1.3 Khảo sát ảnh hưởng của điện trở tải NL o L v v i L o V RA A V R R = = + i i v L ZA A R = − càng lớn, hệ số KĐ điện áp càng lớn LR Slide 7 7.1.3 Khảo sát ảnh hưởng của điện trở tải ' L C LR R R= RL càng nhỏ, RC//RL càng nhỏ => đường tải động càng dốc Đường tải động càng dốc, điện áp ra càng nhỏ Slide 8 7.1.4 Ảnh hưởng kết hợp của điện trở nguồn và điện trở tải NL o L v v i L o V RA A V R R = = + s NL o i L v v s i s L o V R RA A V R R R R = = + + i i v L RA A R = − s s s i i v L R RA A R + = − Slide 9 7.1.5 Các ví dụ phân tích trên sơ đồ tín hiệu nhỏ sử dụng BJT và FET • Mạch sử dụng BJT – bị ảnh hưởng của – bị ảnh hưởng của iZ oZ LR SR Slide 10 7.1.5 Các ví dụ phân tích trên sơ đồ tín hiệu nhỏ sử dụng BJT và FET • CE, phân cực bằng dòng base cố định i eZ rβ= o CZ R= C L v e R R A r = − s i v v i S ZA A Z R = + Slide 11 7.1.5 Các ví dụ phân tích trên sơ đồ tín hiệu nhỏ sử dụng BJT và FET • CE, phân cực bằng bộ phân áp 1 2i eZ R R rβ≈ o CZ R= C L v e R R A r = − s i v v i S ZA A Z R = + Slide 12 7.1.5 Các ví dụ phân tích trên sơ đồ tín hiệu nhỏ sử dụng BJT và FET • CE, phân cực bằng dòng emitter i B EZ R Rβ≈ o CZ R= C L v E R R A R = − s i v v i S ZA A Z R = + Slide 13 7.1.5 Các ví dụ phân tích trên sơ đồ tín hiệu nhỏ sử dụng BJT và FET • CE hồi tiếp collector F i e vA RZ rβ≈ o C FZ R R≈ C L v e R R A r = − s i v v i S ZA A Z R = + Slide 14 7.1.5 Các ví dụ phân tích trên sơ đồ tín hiệu nhỏ sử dụng BJT và FET • CC – hay lặp emitter E L v E L e R R A R R r = + s E L v E L S e R R A R R R rβ = + + ( )i e LB EZ R r RRβ= + S o E e RZ R r β   = +    Slide 15 7.1.5 Các ví dụ phân tích trên sơ đồ tín hiệu nhỏ sử dụng BJT và FET • CB C L v e R R A r ≈ i E eZ R r= o CZ R= s i v v i S ZA A Z R = + Slide 16 7.1.5 Các ví dụ phân tích trên sơ đồ tín hiệu nhỏ sử dụng BJT và FET • Mạch sử dụng FET – Cực cửa G được cách ly với cực D, S – không ảnh hưởng đến – không ảnh hưởng đến LR sR iZ oZ ( )sigR Slide 17 7.1.5 Các ví dụ phân tích trên sơ đồ tín hiệu nhỏ sử dụng BJT và FET • CS, có tụ SC ( )v m D LA g R R= − i GZ R= o DZ R= Slide 18 7.1.5 Các ví dụ phân tích trên sơ đồ tín hiệu nhỏ sử dụng BJT và FET • CS, không có tụ SC ( ) 1 R m D Lo v i m S g R RVA V g = = − + i GZ R= o DZ R= Slide 19 7.1.5 Các ví dụ phân tích trên sơ đồ tín hiệu nhỏ sử dụng BJT và FET • CD ( ) ( )1 m S Lo v i m S L g R RVA V g R R = = + i GZ R= 1 o S m Z R g = Slide 20 7.1.5 Các ví dụ phân tích trên sơ đồ tín hiệu nhỏ sử dụng BJT và FET • CG ( )v m D LA g R R= 1 S i m S RZ g R = + o DZ R= Slide 21 Nối các mạng bốn cực 1 2 3 ... Tv v v v A A A A= 1 T T i i v L Z A A R = − Slide 22 Tóm tắt • Ảnh hưởng của điện trở nguồn và điện trở tải – Tới các mạch khuếch đại tín hiệu nhỏ sử dụng BJT và FET Slide 23 Bài tập • Đọc chương 12 (Các cấu hình hỗn hợp) trong tài liệu tham khảo [1] • Bài tập [1]: – Chương 10: 1, 2, 4, 5, 10, 12, 15 Slide 1 ET3230 Điện tử tương tự I Bài giảng: Các vấn đề trong mạch khuếch đại tín hiệu nhỏ Slide 2 Nội dung • 7.2 Ghép giữa các tầng khuếch đại • 7.3 Các cấu hình kết hợp – Cấu hình nối tiếp – Cấu hình cascode – Cấu hình Darlington – Cấu hình hồi tiếp – Mạch nguồn dòng – Mạch dòng gương – Khuếch đại vi sai Slide 3 7.2 Ghép giữa các tầng khuếch đại • Ghép nối nhiều tầng KĐ đơn mắc nối tiếp nhau để thu được hệ số KĐ cần thiết • Việc ghép nhiều tầng KĐ cần chú ý – Đảm bảo hệ số KĐ – Dễ phối hợp trở kháng – Méo phi tuyến nhỏ – Đảm bảo dải tần làm việc • Thường dùng – Ghép trực tiếp – Ghép dùng tụ điện – Ghép biến áp Slide 4 7.2 Ghép giữa các tầng khuếch đại • Ghép trực tiếp – Ghép trực tiếp giữa đầu ra tầng trước và đầu vào tầng sau – Ưu điểm • Đơn giản • Ít méo phi tuyến • Băng thông rộng • Dễ chế tạo dưới dạng vi mạch – Nhược điểm • Cần chú ý ảnh hưởng DC giữa các tầng • Mạch không phối hợp trở kháng Slide 5 7.2 Ghép giữa các tầng khuếch đại • Ghép dùng tụ – Dùng tụ ghép đầu ra tầng trước và đầu vào tầng sau – Ưu điểm • Cách ly DC các tầng • Đặc tuyến tần số bằng phẳng trong dải tần số trung bình • Dùng tụ lớn => tránh méo – Nhược điểm • Cồng kềnh • Hạn chế tần số thấp – Hay được sử dụng trong thực tế, đặc biệt là ở các tầng khuếch đại điện áp Slide 6 7.2 Ghép giữa các tầng khuếch đại • Ghép biến áp – Thường được dùng nhiều trước kia, hiện nay ít dùng – Ưu điểm • Cách ly vào ra • Dễ phối hợp trở kháng – Nhược điểm • Dải tần làm việc hẹp • Không tích hợp được • Cồng kềnh, đắt tiền Slide 7 7.2 Ghép giữa các tầng khuếch đại • Ghép dùng điện trở – Thường dùng cùng tụ – Tăng trở kháng vào – Giảm tín hiệu vào – Tạo mức dịch điện áp – Phụ thuộc tần số (khi dùng cùng C) • Ghép điện quang – Dùng cho nguồn điện áp cao Slide 8 7.3 Các cấu hình kết hợp • 7.3.1 Cấu hình nối tiếp • 7.3.2 Cấu hình cascode • 7.3.3 Cấu hình Darlington • 7.3.4 Cấu hình hồi tiếp • 7.3.5 Mạch nguồn dòng • 7.3.6 Mạch dòng gương • 7.3.7 Khuếch đại vi sai Slide 9 7.3.1 Cấu hình nối tiếp • Đầu ra của tầng KĐ trước là đầu vào của tầng KĐ tiếp theo • Thu được hệ số KĐ lớn • Kết hợp các tầng KĐ dùng FET và BJT sẽ thu được – Trở kháng vào lớn – Hệ số KĐ điện áp lớn 1 2v v v A A A= Slide 10 7.3.1 Cấu hình nối tiếp • Dùng BJT C L v e R R A r − = 1 2i eZ R R rβ= o C oZ R r= Cho mỗi tầng Slide 11 7.3.1 Cấu hình nối tiếp • Dùng FET ( )( ) 1 2 1 1 2 2v v v m D m D A A A g R g R==− − 1i G Z R= 2o D Z R= Slide 12 7.3.2 Cấu hình cascode • Một transistor được mắc nối tiếp phía trên 1 transistor khác – Ví dụ: 2 transistor mắc CE và CB được nối trực tiếp • Được sử dụng nhiều trong các ứng dụng ở tần số cao như – Mạch khuếch đại dải rộng – Mạch khuếch đại chọn lọc tần số Slide 13 7.3.2 Cấu hình cascode – Ví dụ • Tầng EC với hệ số KĐ nhỏ, trở kháng vào lớn để điện dung Miller đầu vào nhỏ Slide 14 7.3.2 Cấu hình cascode – Thực tế • CE: • CB => Điện dung Miller khá nhỏ, trở kháng vào cao lớn => Hệ số KĐ tổng lớn 1 1vA = 2 C v e RA r = 1 2 C v v v e RA A A r = = − Slide 15 7.3.3 Cấu hình Darlington • Hai transistor cùng loại mắc theo cấu hình Darlington hoạt động giống như 1 transistor có hệ số KĐ dòng điện rất lớn, thường là vài nghìn lần 1 2Dβ β β= Slide 16 7.3.3 Cấu hình Darlington • Do tính thông dụng của nó, người ta chế tạo dưới dạng 1 package Slide 17 7.3.3 Cấu hình Darlington • Phân cực 1 chiều CC BE B B D E V VI R Rβ − = + ( )1E D B D BI I Iβ β= + ≈ E E EV I R= B E BEV V V= + Slide 18 7.3.3 Cấu hình Darlington • Mạch tương đương AC Slide 19 7.3.3 Cấu hình Darlington • AC ( )i B i D EZ R r Rβ= + o i i o E i o D D V r rZ R r I β β = = ≈ B i D B D E RA R R β β = + ( ) 1o E D Ev i i E D E V R RA V r R R β β + = = ≈ + + Slide 20 7.3.4 Cấu hình cặp transistor hồi tiếp • Tương tự cấu hình Darlington • Hai transistor khác loại, hoạt động giống như 1 BJT loại npn • Hệ số KĐ dòng điện tổng rất lớn Slide 21 7.3.4 Cấu hình cặp transistor hồi tiếp • DC 1 1 1 2 CC EB B B C V V I R Rβ β − = + 1 1 21C B B I I Iβ= = 2 2 22C B E I I Iβ= ≈ 1 2 1 2 2C E C C C C I I I I I I= + ≈ + ≈ Slide 22 7.3.4 Cấu hình cặp transistor hồi tiếp • AC ( ) 1 1 2i B i C Z R r Rβ β≈ + 1 1 1 1 1 1 2 1 2 i i io o C i o r r rVZ R r I β β β β β = = ≈ 1 1 1 2 bo o B i i b i B i II I RA I I I R Z β β= = ≈ + ( ) 1 1 1 2 1 2 1 2 1 1 o C v i i C C i V RA V r R R r β β β β β β = = = + + Slide 23 7.3.5 Mạch nguồn dòng • Nguồn dòng lý tưởng – cung cấp 1 dòng điện cố định, – Có nội trở trong R = ∞ Slide 24 7.3.5 Mạch nguồn dòng • Nguồn dòng dùng JFET S 0GV = SS 10 mAD DI I= = Slide 25 7.3.5 Mạch nguồn dòng • Nguồn dòng dùng BJT ( )1 1 2 B EE RV V R R = − + ( )E EE E C E V V I I R − − = ≈ 0.7VE BV V= − là dòng cố định CI=> Slide 26 7.3.5 Mạch nguồn dòng • Nguồn dòng dùng BJT/diode Zener Z BE E E V VI I R − ≈ = Dòng chỉ phụ thuộc vào (khá ổn định) và mà không phụ thuộc vào nguồn cung cấp I ZV ER EEV Slide 27 7.3.6 Mạch dòng gương • Cung cấp 1 hoặc nhiều dòng bằng 1 dòng xác định khác • Sử dụng chủ yếu trong IC vì mạch yêu cầu các transistor giống nhau ( ) • Chú ý không nhân ra quá nhiều dòng ,BEV β Slide 28 7.3.6 Mạch dòng gương 1 E E B I II β β = ≈ + 2 x E E E II II β = + ≈ CC B x x EV R I V−= Slide 29 7.3.6 Mạch dòng gương • JFET cung cấp 1 dòng cố định => SSDI SSDI I= Slide 30 7.3.7 Khuếch đại vi sai • Rất thông dụng trong IC • Mạch có: 2 đầu vào, 2 đầu ra, 2 cực emitter nối nhau • 2 transistor có các thông số giống hệt nhau Slide 31 7.3.7 Khuếch đại vi sai • Điện áp vào: tùy theo cách đưa tín hiệu vào mà có các chế độ khác nhau – Đưa tín hiệu vào 1 đầu vào, đầu vào còn lại nối đất: chế độ đơn – Đưa 2 tín hiệu khác nhau vào 2 đầu vào: chế độ vi sai – Đưa cùng 1 tín hiệu vào 2 đầu vào: chế độ đồng pha • Điện áp ra có thể lấy – Giữa hai cực collector (kiểu đối xứng) – Giữa 1 cực collector và đất (kiểu không đối xứng) Slide 32 7.3.7 Khuếch đại vi sai • Nhận xét – Tín hiệu vào ngược pha: khuếch đại lớn – Tín hiệu vào cùng pha: khuếch đại nhỏ ⇒ khả năng chống nhiễu tốt ⇒Tỉ số nén đồng pha (CMRR-Common Mode Rejection Ratio) CMRR= Hệ số KĐ vi sai/Hệ số KĐ đồng pha ⇒CMRR càng lớn chất lượng mạch càng tốt – Với KĐ ngõ ra không cân bằng, Q1, Q2 vẫn có tác dụng trừ các tín hiệu nhiễu đồng pha hay ảnh hưởng của nhiệt độ tác dụng lên hai transistor • Ứng dụng – Trong các bộ KĐ thuật toán – Sử dụng trong đo lường – Sử dụng trong KĐ tần số thấp Slide 33 7.3.7 Khuếch đại vi sai • DC 0,7VE B BEV V V=− =− ( )E EE E E V V I R − − = 1 2 2 E C C II I= = 1 2 2 E C C CC C C CC C IV V V I R V R= = − = − Slide 34 7.3.7 Khuếch đại vi sai • Chế độ KĐ xoay chiều ngõ vào đơn 2 o C v i e V RA V r = = Slide 35 7.3.7 Khuếch đại vi sai • Chế độ KĐ xoay chiều ngõ vào vi sai 2 o C d d i V RA V r β = = 1i V 1 2d i i V V V= − Slide 36 7.3.7 Khuếch đại vi sai • Chế độ KĐ xoay chiều ngõ vào đồng pha ( )2 1 o C v i i E VA V r R Rβ β = = + + Slide 37 7.3.7 Khuếch đại vi sai • Dùng nguồn dòng cố định – Hệ số KĐ đồng pha nhỏ, do tăng ER Slide 38 Tóm tắt • Bài học tập trung vào – Ghép giữa các tầng khuếch đại – Các cấu hình kết hợp Slide 39 Bài tập • Đọc chương 11 (Đáp ứng tần số BJT và FET [1]) • Bài tập [1]: – Chương 12: 1, 6, 11, 12, 15, 19, 21, 24, 26, 30 Slide 1 ET3230 Điện tử tương tự I Bài giảng: Đáp ứng tần số Slide 2 Nội dung • 8.1 Đặc tuyến tần số của mạch khuếch đại • 8.2 Đáp ứng tần số thấp của mạch khuếch đại dùng BJT/FET • 8.3 Hiệu ứng Miller và ảnh hưởng của điện dung Miller • 8.2 Đáp ứng tần số cao của mạch khuếch đại dùng BJT/FET • 8.5 Đáp ứng tần số của mạch khuếch đại nhiều tầng Slide 3 8.1 Đặc tuyến tần số của mạch khuếch đại • Đáp ứng tần số của 1 bộ KĐ là khoảng tần số – Trong đó bộ KĐ hoạt động với ảnh hưởng của các tụ điện và dung kháng của các linh kiện có thể bỏ qua – Khoảng tần số này gọi là dải thông • Tại các tần số phía trên và phía dưới khoảng “mid-range”, dung kháng sẽ ảnh hưởng tới hệ số KĐ của bộ KĐ Slide 4 8.1 Đặc tuyến tần số của mạch khuếch đại • Đồ bị Bode biểu diễn đáp ứng tần số của 1 bộ KĐ Slide 5 8.1 Đặc tuyến tần số của mạch khuếch đại • Dải thông của bộ KĐ được xác định bởi tần số cắt phía trên và tần số cắt phía dưới • Tần số cắt là tần số tại đó hệ số KĐ giảm đi 3dB (0,707 lần) 2 1BW f f= − 2f 1f Slide 6 8.2 Đáp ứng tần số thấp của mạch KĐ dùng BJT/FET Slide 7 8.2 Đáp ứng tần số thấp của mạch KĐ dùng BJT • Tại các tần số thấp, các tụ điện ghép ( ) và tụ điện bypass ( ) sẽ có các dung kháng => ảnh hưởng tới trở kháng của mạch ,S CC C EC Slide 8 8.2 Đáp ứng tần số thấp của mạch KĐ dùng BJT • Ảnh hưởng của tụ SC ( ) 1 2SL S i S f R R Cπ = + 1 2i e R R R rβ= Slide 9 8.2 Đáp ứng tần số thấp của mạch KĐ dùng BJT • Ảnh hưởng của tụ CC ( ) 1 2CL o L C f R R Cπ = + o C oR R r= Slide 10 8.2 Đáp ứng tần số thấp của mạch KĐ dùng BJT • Ảnh hưởng của tụ EC 1 2EL e S f R Cπ = ' S e E e RR R r β   = +    ' 1 2S S R R R R= Slide 11 8.2 Đáp ứng tần số thấp của mạch KĐ dùng BJT • Xét , tính • Xét , tính • Xét , tính ( ) 1 2SL S i S f R R Cπ = + 1 2i e R R R rβ= SC CC EC SL f CL f EL f ( ) 1 2CL o L C f R R Cπ = + 1 2EL e S f R Cπ = o C oR R r= ' S e E e RR R r β   = +    ' 1 2S S R R R R= Slide 12 8.2 Đáp ứng tần số thấp của mạch KĐ dùng BJT • Tần số giới hạn dưới là tần số cao nhất trong , , S C EL L L f f f Slide 13 8.2 Đáp ứng tần số thấp của mạch KĐ dùng FET • Xét 3 tụ điện , ,G C SC C C Slide 14 8.2 Đáp ứng tần số thấp của mạch KĐ dùng FET • Ảnh hưởng của tụ GC ( ) 1 2GL sig i G f R R Cπ = + i GR R= Slide 15 8.2 Đáp ứng tần số thấp của mạch KĐ dùng FET • Ảnh hưởng của tụ CC ( ) 1 2CL o L C f R R Cπ = + o D dR R r= Slide 16 8.2 Đáp ứng tần số thấp của mạch KĐ dùng FET • Ảnh hưởng của tụ SC 1 2EL eq S f R Cπ = ( ) ( )1 1 / S e m d d D L RR R g r r R R = + + + dr ≈ ∞⇒ 1 eq S m R R g = Slide 17 8.2 Đáp ứng tần số thấp của mạch KĐ dùng FET • Xét , tính • Xét , tính • Xét , tính ( ) 1 2GL sig i G f R R Cπ = + i G R R= GC CC SC GL f CL f SL f ( ) 1 2CL o L C f R R Cπ = + 1 2EL eq S f R Cπ = o D dR R r= ( ) ( )1 1 / S e m d d D L RR R g r r R R = + + + 1 eq S m R R g =dr ≈ ∞⇒ Slide 18 8.4 Hiệu ứng Miller và ảnh hưởng của điện dung Miller • Đối với các bộ KĐ đảo – Điện dung ở cửa vào và cửa ra tăng lên • Do điện dung giữa cửa vào và cửa ra của linh kiện • Do hệ số KĐ của bộ KĐ Slide 19 8.4 Hiệu ứng Miller và ảnh hưởng của điện dung Miller • Điện dung Miller đầu vào ( )1 iM v f C A C= − :Điện dung hồi tiếp fC Slide 20 8.4 Hiệu ứng Miller và ảnh hưởng của điện dung Miller • Điện dung Miller đầu ra 11 oM f v C C A   = −    Thông thường 1vA ⇒ oM fC C≈ Slide 21 8.4 Đáp ứng tần số cao của mạch KĐ dùng BJT/FET Slide 22 8.4.1 Đáp ứng tần số cao của mạch KĐ dùng BJT • Các tụ điện ảnh hưởng tới đáp ứng tần số cao – Tụ điện ký sinh của BJT: – Tụ điện nối dây: , ,be bc ceC C C , i oW W C C Slide 23 8.4.1 Đáp ứng tần số cao của mạch KĐ dùng BJT i ii W be M C C C C= + + oo Wo ce M C C C C= + + Slide 24 8.4.1 Đáp ứng tần số cao của mạch KĐ dùng BJT 1 1 2iH Th i f R Cπ = 1 1 2Th S i R R R R R= i ii W be M C C C C= + + ( )1 iW be v bc C C A C= + + − 2 1 2oH Th o f R Cπ = 2Th C L o R R R r= oo Wo ce M C C C C= + + 11Wo ce bc v C C C A   = + + −    Slide 25 8.4.2 Đáp ứng tần số cao của mạch KĐ dùng FET • Các tụ điện ảnh hưởng tới đáp ứng tần số cao – Tụ ký sinh của FET: – Tụ nối dây: , ,gs gd dsC C C , i oW W C C Slide 26 8.4.2 Đáp ứng tần số cao của mạch KĐ dùng FET i ii W gs M C C C C= + + oo Wo ds M C C C C= + + Slide 27 8.4.1 Đáp ứng tần số cao của mạch KĐ dùng FET 1 1 2iH Th i f R Cπ = 1Th sig G R R R= i ii W gs M C C C C= + + ( )1 iW gs v gd C C A C= + + − 2 1 2oH Th o f R Cπ = 2Th D L d R R R r= oo Wo ds M C C C C= + + 11Wo ds gd v C C C A   = + + −    1Th sig G R R R= 2Th D L dR R R r= Slide 28 8.5 Đáp ứng tần số của mạch KĐ nhiều tầng • Mỗi 1 tầng KĐ có 1 đáp ứng tần số • Đầu ra của 1 tầng KĐ sẽ bị ảnh hưởng bởi các điện dung của tầng tiếp theo, đặc biệt khi xác định đáp ứng tần số cao Slide 29 Tóm tắt • Đáp ứng tần số thấp, cao của mạch khuếch đại dùng BJT/FET • Hiệu ứng Miller và ảnh hưởng của điện dung Miller Slide 30 Bài tập • Đọc chương 18 (Các mạch hồi tiếp: phần 18.1 đến 18.4) trong tài liệu tham khảo [1] • Bài tập [1]: – Chương 11: 10, 11, 15, 17, 18, 19, 22, 26, 28, 29 Slide 1 ET3230 Điện tử tương tự I Bài giảng: Hồi tiếp Slide 2 Nội dung • 9.1 Khái niệm về hồi tiếp • 9.2 Các phương pháp hồi tiếp – Nối tiếp điện áp – Song song điện áp – Nối tiếp dòng điện – Song song dòng điện • 9.3 Ảnh hưởng của hồi tiếp đến các thông số của mạch khuếch đại • 9.4 Các mạch hồi tiếp thực tế Slide 3 9.1 Khái niệm về hồi tiếp • Hồi tiếp: – Lấy 1 phần tín hiệu đầu ra đưa trở lại đầu vào, làm thay đổi đầu vào • Phụ thuộc vào cực tính của tín hiệu hồi tiếp ta có • Hồi tiếp âm • Hồi tiếp dương => các mạch dao động (ĐTTT2) Slide 4 9.1 Khái niệm về hồi tiếp • Sơ đồ khối của bộ khuếch đại có hồi tiếp âm β Hệ số hồi tiếp Slide 5 9.1 Khái niệm về hồi tiếp • Hồi tiếp âm: làm giảm HSKĐ nhưng mang lại nhiều ưu điểm – Tăng trở kháng vào – Giảm trở kháng ra – Ổn định HSKĐ điện áp – Cải thiện đáp ứng tần số – Giảm nhiễu – Mở rộng vùng hoạt động tuyến tính Slide 6 9.2 Các phương pháp hồi tiếp • Dựa vào cách lấy tín hiệu đầu ra đưa hồi tiếp lại đầu vào: hồi tiếp dòng điện, hồi tiếp điện áp • Dựa vào cách ghép tín hiệu hồi tiếp về đầu vào: Hồi tiếp nối tiếp, hồi tiếp song song • Có 4 loại: – Hồi tiếp nối tiếp điện áp – Hồi tiếp song song điện áp – Hồi tiếp nối tiếp dòng điện – Hồi tiếp song song dòng điện Slide 7 9.2.1 Hồi tiếp nối tiếp điện áp • Tín hiệu hồi tiếp tỷ lệ với điện áp đầu ra và nối tiếp với tín hiệu vào Slide 8 9.2.2 Hồi tiếp song song điện áp • Tín hiệu hồi tiếp tỷ lệ với điện áp đầu ra và song song với tín hiệu vào Slide 9 9.2.3 Hồi tiếp nối tiếp dòng điện • Tín hiệu hồi tiếp tỷ lệ với dòng điện đầu ra và nối tiếp với tín hiệu vào Slide 10 9.2.4 Hồi tiếp song song dòng điện • Tín hiệu hồi tiếp tỷ lệ với dòng điện đầu ra và song song với tín hiệu vào Slide 11 9.3 Ảnh hưởng của hồi tiếp đến các thông số của mạch KĐ Nối tiếp điện áp Song song điện áp Nối tiếp dòng điện Song song dòng điện HSKĐ không có hồi tiếp HS hồi tiếp HSKĐ khi có hồi tiếp A fA β o i V V f o V V o s V V o i V I f o I V o s V I o i I V f o V I o s I V o i I I f o I I o s I I Slide 12 9.3 Ảnh hưởng của hồi tiếp đến các thông số của mạch KĐ • Ảnh hưởng của hồi tiếp đối với HSKĐ – Chỉ phụ thuộc vào loại hồi tiếp nối tiếp hay song song – Không phụ thuộc vào hồi tiếp dòng điện hay hồi tiếp điện áp Slide 13 9.3 Ảnh hưởng của hồi tiếp đến các thông số của mạch KĐ • Ảnh hưởng của hồi tiếp đối với HSKĐ – Chỉ phụ thuộc vào loại hồi tiếp nối tiếp hay song song – Không phụ thuộc vào hồi tiếp dòng điện hay hồi tiếp điện áp – Ta xét loại hồi tiếp điện áp Slide 14 Ảnh hưởng của hồi tiếp đối với HSKĐ i S fV V V= − o iV AV= f oV Vβ= 1 o f S V AA V Aβ ⇒ = = + • Hồi tiếp điện áp nối tiếp Slide 15 Ảnh hưởng của hồi tiếp đối với HSKĐ • Hồi tiếp điện áp song song s i fI I I= + o iV AI= f oI Vβ= 1 o f s V AA I Aβ ⇒ = = + Hệ số KĐ khi có hồi tiếp sẽ giảm đi lần so với khi không có hồi tiếp; hệ số được gọi là độ sâu hồi tiếp 1g Aβ= + g Slide 16 9.3 Ảnh hưởng của hồi tiếp đến các thông số của mạch KĐ • Ảnh hưởng của hồi tiếp đến trở kháng vào – Chỉ phụ thuộc vào loại hồi tiếp nối tiếp hay song song – Không phụ thuộc vào hồi tiếp dòng điện hay hồi tiếp điện áp – Ta xét loại hồi tiếp điện áp Slide 17 Hồi tiếp nối tiếp điện áp ( )1sif i i VZ Z A I β⇒ = = + s i fV V V= + i i iV I Z= f o iV V AVβ β= = Slide 18 Hồi tiếp song song điện áp s i fI I I= + o iV AI= f oI Vβ= 1 i i if s V ZZ I Aβ ⇒ = = + f oI Vβ= Slide 19 9.3 Ảnh hưởng của hồi tiếp đến các thông số của mạch KĐ • Ảnh hưởng của hồi tiếp đến trở kháng ra – Chỉ phụ thuộc vào hồi tiếp dòng điện hay hồi tiếp điện áp – Không phụ thuộc vào loại hồi tiếp nối tiếp hay song song – Ta xét loại hồi tiếp nối tiếp Slide 20 Hồi tiếp nối tiếp điện áp 1 o of ZVZ I Aβ ⇒ = = + o iV IZ AV= + 0s i fV V V=⇒ =− f oV Vβ= Slide 21 Hồi tiếp nối tiếp dòng điện 0s i fV V V=⇒ =− f oV Iβ= ( )1of o VZ Z A I β⇒ = = + i o VI AV Z = − Slide 22 9.3 Ảnh hưởng của hồi tiếp đến các thông số của mạch KĐ • Ảnh hưởng của hồi tiếp với trở kháng vào, trở kháng ra Nối tiếp điện áp Nối tiếp dòng điện Song song điện áp Song song dòng điện ifZ ofZ ( )1iZ Aβ+ ( )1iZ Aβ+ ( )1oZ Aβ+ ( )1oZ Aβ+ 1 iZ Aβ+ 1 iZ Aβ+ 1 oZ Aβ+1 oZ Aβ+ Slide 23 Hồi tiếp nối tiếp điện áp o i VA V = f o V V β = 1 o f S V AA V Aβ = = + 1 o of ZZ Aβ = + ( )1if iZ Z Aβ= + Slide 24 Hồi tiếp song song điện áp o i VA I = f o I V β = 1 o f S V AA I Aβ = = + 1 i if ZZ Aβ = + 1 o of ZZ Aβ = + Slide 25 Hồi tiếp nối tiếp dòng điện o i IA V = f o V I β = 1 o f s I AA V Aβ = = + ( )1if iZ Z Aβ= + ( )1of oZ Z Aβ= + SV Slide 26 Hồi tiếp song song dòng điện o i IA I = f o I I β = 1 o f S I AA I Aβ = = + 1 o of ZZ Aβ = + 1 i if ZZ Aβ = + Slide 27 9.3 Ảnh hưởng của hồi tiếp đến các thông số của mạch KĐ • Giảm méo tần số – Bộ KĐ có HT âm có thì hệ số KĐ có hồi tiếp sẽ là – Có thể xem như mạch chỉ đơn thuần là điện trở, HSKĐ khi có hồi tiếp không phụ thuộc vào tần số dù cho HSKĐ của bộ KĐ phụ thuộc vào tần số – Méo tần số được giảm đáng kể trong mạch có hồ tiếp âm điện áp 1Aβ  1fA β≈ Slide 28 9.3 Ảnh hưởng của hồi tiếp đến các thông số của mạch KĐ • Giảm tạp âm và méo phi tuyến – Khi có hồi tiếp sẽ làm giảm nhỏ tín hiệu nhiễu (ví dụ tiếng ù của nguồn cung cấp) và giảm nhỏ méo phi tuyến – Nhiễu và đ méo phi tuyến giảm lần thì HSKĐ cũng giảm đi – Để có thể giảm được méo phi tuyến mà vẫn có HSKĐ cần thiết, có thể sử dụng phần tử có HSKĐ lớn 1 Aβ+ Slide 29 9.3 Ảnh hưởng của hồi tiếp đến các thông số của mạch KĐ • Dải tần khi có hồi tiếp – Hồi tiếp làm tăng dải tần của bộ KĐ fB B> Slide 30 9.3 Ảnh hưởng của hồi tiếp đến các thông số của mạch KĐ • Ảnh hưởng đến độ ổn định HSKĐ – Mạch có hồi tiếp, HSKĐ có độ ổn định cao hơn mạch khi không có hồi tiếp với hệ số là 1 1 1 f f dA dA dA A A A A Aβ β = ≈ + khi 1Aβ  Aβ Slide 31 9.4 Các mạch hồi tiếp thực tế • Phân tích mạch KĐ có hồi tiếp – Xác đinh loại hồi tiếp – Tính các tham số của mạch không có hồi tiếp – Tính các tham số của mạch khi có hồi tiếp , , ,i oA Z Zβ , ,f if ofA Z Z Slide 32 9.4 Các mạch hồi tiếp thực tế • Hồi tiếp nối tiếp điện áp điện áp phản hồi nối tiếp với nguồn tín hiệu fV o m L i VA g R V = = − ( )1 2L D oR R R R R= + 2 1 2 f o V R V R R β −= = + ( )2 1 21 1 m L f L m g RAA A R R R R gβ − = = + + +   khi 1Aβ  1 2 2 1 f R RA Rβ + ≈ =− Slide 33 9.4 Các mạch hồi tiếp thực tế • Hồi tiếp song song điện áp o m D S i VA g R R V = ≈ − 1f o F I V R β −= = 1 o m D S F f s m D S V g R R RAA I A R g R Rβ − = = = + + o o s m D F vf s s s F m D S V V I g R RA V I V R g R R − = = = + Slide 34 9.4 Các mạch hồi tiếp thực tế • Hồi tiếp nối tiếp dòng điện Vs + Vi - + Vf - Slide 35 9.4 Các mạch hồi tiếp thực tế • Hồi tiếp nối tiếp dòng điện 1 1 o f s e E I AA V A r Rβ = = = − + + o o o C vf f C s s e E V I R RA A R V V r R = = = = − + 1o b i b e e I IA V I r r β β − = = = − f o E E o o V I R R I I β −= = = − Slide 36 9.4 Các mạch hồi tiếp thực tế • Hồi tiếp song song dòng điện o i IA I = 2 2 2 f f E o E e E f I I R I I r R R β = = = + + Slide 37 Tóm tắt • Các phương pháp hồi tiếp • Ảnh hưởng của hồi tiếp đến các thông số của mạch KĐ Slide 38 Bài tập • Đọc chương 19 (Khuếch đại công suất) trong tài liệu tham khảo [1] • Bài tập [1]: – Chương 18: 1, 2, 3, 4, 5