Đề tài Điều khiên motor bước

COMPARATER, VERF COMPARATER, một đặc điểm nữa là tất cả các vi điều khiển PIC sử dụng thì đều có chuẩn PI tức chuẩn công nghiệp thay vì chuẩn PC (chuẩn dân dụng). Ngoài ra PIC còn được rất nhiều nhà sản xuất phần mềm tạo ra các ngôn ngữ hỗ trợ cho việc lập trình ngoài ngôn ngữ Asembly ra còn có thể sử dụng ngôn ngữ C thì sử dụng CCSC, HTPIC hay sử dụng Basic thì có MirkoBasic và còn nhiều chương trình khác nữa để hỗ trợ cho việc lập trình bên cạnh ngôn ngữ kinh điển là asmbler. Nên trong đề tài này tôi lựa chọn sử dụng vi điều khiển PIC làm bộ điều khiển chính, và ở đây là PIC16F877A. 1.1.1. Sơ đồ khối và bảng mô tả chức năng các chân của PIC16F877A Hình 1.1. PIC 16F877A Hình 2. Sơ đồ khối của PIC16F877A Bảng mô tả chức năng các chân của PIC16F877A Pin Name DIP Pin# PLCC Pin# QFT Pin# I/O/P Type Buffer Type Description OSC1/CLKIN 13 14 30 1 ST/CMOS(4) Đầu vào của xung dao động thạch anh/ngõ vào xung clock ngoại OSC2/CLKOUT 1 2 18 O - Đầu ra của xung dao động thạch anh. Nối với thạch anh hay cộng hưởng trong chế độ dao động của thạch anh.Trong chế độ RC, ngõ ra của chân OSC2. /Vpp 1 2 18 I/P ST Ngõ vào của Master Clear(Reset) hoặc ngõ vào điện thế được lập trình. Chân này cho phép tín hiệu Reset thiết bị tác động ở mức thấp. RA0/AN0 2 3 19 I/O TTL PORTA là port vào ra hai chiều. RA0 có thể làm ngõ vào tuơng tự thứ 0. RA1/AN1 3 4 20 I/O TTL RA1 có thể làm ngõ vào tuơng tự thứ 1 RA2/AN2/VREF – 4 5 21 I/O TTL RA2 có thể làm ngõ vào tuơng tự 2 hoặc điện áp chuẩn tương tự âm. RA3/AN3/VREF + 5 6 22 I/O TTL RA3 có thể làm ngõ vào tuơng tự 3 hoặc điện áp chuẩn tương tự dương. RA4/T0CKI 6 7 23 I/O ST RA4 có thể làm ngõ vào xung clock cho bộ định thời Timer0. RA5//AN4 7 8 24 I/O TTL RA5 có thể làm ngõ vào tương tự thứ 4 RB0/INT RB1 RB2 33 34 35 36 37 38 8 9 10 I/O I/O I/O TTL/ST(1) TTL TTL PORTB là port hai chiều. RB0 có thể làm chân ngắt ngoà RB3/PGM 36 39 11 I/O TTL RB3 có thể làm ngõ vào của điện thế được lập trình ở mức thấp. RB4 RB5 RB6/PGC RB7/PGD 37 38 39 40 41 42 43 44 14 15 16 17 I/O I/O I/O I/O TTL TTL TTL/ST(2) TTL/ST(3) . Interrupt-on-change pin. Interrupt-on-change pin. Interrupt-on-change pin hoặc In-Crcuit Debugger pin . Serial programming clock. Interrupt-on-change pin hoặc In-Crcuit Debugger pin . Serial programming data . RC0/T1OSO/T1CKI 15 16 32 I/O ST PORTC là port vào ra hai chiều. RC0 có thể là ngõ vào của bộ dao động Timer1 hoặc ngõ xung clock cho Timer1 RC1/T1OSI/CCP2 16 18 35 I/O ST RC1 có thể là ngõ vào của bộ dao động Timer1 hoặc ngõ vào Capture2/ngõ ra compare2/ngõ vào PWM2. RC2/CCP1 17 19 36 I/O ST RC2 có thể ngõ vào capture1/ngõ ra compare1/ngõ vào PWM1 RC3/SCK/SCL 18 20 37 I/O ST RC3 có thể là ngõ vào xung RC4/SDI/SDA 23 25 42 I/O ST Clock đồng bộ nội tiếp/ngõ ra trong cả hai chế độ SPI và I2C RC4 có thể là dữ liệu bên trong SPI(chế độ SPI) hoặc dữ liệu I/O(chế độ IC). RC5/SDO 24 26 43 I/O ST RC5 có thể là dữ liệu ngoài SPI(chế độ SPI) RC6/TX/CK 25 27 44 I/O ST RC6 có thể là chân truyền không đồng bộ USART hoặc đồng bộ với xung đồng hồ RC7/RX/DT 26 29 1 I/O ST RC7 có thể là chân nhận không đồng bộ USART hoặc đồng bộ với dữ liệu. RD0/PSP0 RD1/PSP1 RD2/PSP2 RD3/PSP3 RD4/PSP4 RD5/PSP5 RD6/PSP6 RD7/PSP7 19 20 21 22 27 28 29 30 21 22 23 24 30 31 32 33 38 39 40 41 2 3 4 5 I/O I/O I/O I/O I/O I/O I/O I/O ST/TTL(3) ST/TTL(3) ST/TTL(3) ST/TTL(3) ST/TTL(3) ST/TTL(3) ST/TTL(3) ST/TTL(3) PORTD là port vào ra hai chiều hoặc là parallel slave port khi giao tiếp với bus của bộ vi xử lý. RE0//AN5 8 9 25 I/O ST/TTL(3) PORTE là port vào ra hai chiều. RE0 có thể điều khiển việc đọc parrallel slave port hoặc là ngoc vào tương tự thứ 5. RE1//AN6 9 10 26 I/O ST/TTL(3) RE1 có thể điều khiển việc ghi parallel slave port hoặc là ngõ vào tương tự thứ 6. RE2//AN7 10 11 27 I/O ST/TTL(3) RE2 có thể điều khiển việc chọn parallel slave port hoặc là ngõ vào tương tự thứ 7 Vss VDD 12, 31 11, 32 13, 34 12, 35 7, 28 6, 29 P P Cung cấp nguồn dương cho các mức logicvà những chân I/O. NC 1,17,28, 40 12,13 33, 4 Những chân này không được nối bên trong và nó được để trống Ghi chú: I = input; O = output; I/O = input/output; P = power - = Not used; TTL = TTL input; ST = Schmitt Trigger input 1. Là vùng đệm có ngõ vào Trigger Schmitt khi được cấu hình như ngắt ngoài. 2. Là vùng đệm có ngõ vào Trigger Schmitt khi được sử dụng trong chế độ 9 Serial Programming. 3. Là vùng đệm có ngõ vào Trigger Schmitt khi được cấu hình như ngõ vào ra mục đích chung và là ngõ vào TTL khi sử dụng trong chế độ Parallel Slave Port (cho việc giao tiếp với các bus của bộ vi xử lý). 4. Là vùng đệm có ngõ vào Trigger Schmitt khi được cấu hình trong chế độ dao động RC và một ngõ vào CMOS khác. 1.1.2. Tổ chức bộ nhớ Có 2 khối bộ nhớ trong các vi điều khiển họ PIC16F87X, bộ nhớ chương trình và bộ nhớ dữ liệu, với những bus riêng biệt để có thể truy cập đồng thời. Hình 3. Ngăn xếp và bản đồ bộ nhớ chương trình PIC16F877A 1.1.2.1. Tổ chức của bộ nhớ chương trình Các vi điều khiển họ PIC16F877A có bộ đếm chương trình 13 bit có khả năng định vị không gian bộ nhớ chương trình lên đến 8Kb.Các IC PIC16F877A có 8Kb bộ nhớ chương trình FLASH, các IC PIC16F873/874 chỉ có 4 Kb.Vectơ RESET đặt tại địa chỉ 0000h và vectơ ngắt tại địa chỉ 0004h. 1.1.2.2. Tổ chức bộ nhớ dữ liệu Bộ nhớ dữ liệu được chia thành nhiều dãy và chứa các thanh ghi mục đích chung và các thanh ghi chức năng đặc biệt. BIT RP1 (STATUS ) và RP0 (STATUS ) là những bit dùng để chọn các dãy thanh ghi. RP1:RP0 Bank 00 0 01 1 10 2 11 3 Chiều dài của mỗi dãy là 7Fh (128 byte). Phần thấp của mỗi dãy dùng để chứa các thanh ghi chức năng đặc biệt.Trên các thanh ghi chức năng đặc biệt là các thanh ghi mục đích chung, có chức năng như RAM tĩnh. Thường thì những thanh ghi đặc biệt được sử dụng từ một dãy và có thể được ánh xạ vào những dãy khác để giảm bớt đoạn mã và khả năng truy cập nhanh hơn. 1.1.2.3. Các thanh ghi mục đích chung Các thanh ghi này có thể truy cập trực tiếp hoặc gián tiếp thông qua thanh ghi FSG (File Select Register). Hình 4. Các thanh ghi của PIC16F877A 1.1.2.4. Các thanh ghi chức năng đặc biệt Các thanh ghi chức năng đặc biệt (Special Function Resgister) được sử dụng bởi CPU và các bộ nhớ ngoại vi để điều khiển các hoạt động được yêu cầu của thiết bị. Những thanh ghi này có chức năng như RAM tĩnh. Danh sách những thanh ghi nay được trình bày ở bảng dưới. Các thanh ghi chức năng đặc biệt có thể chia thành hai loại: phần trung tâm (CPU) và phần ngoại vi. 1.1.2.5. Các thanh ghi trạng thái Hình 5. Thanh ghi trạng thái (địa chỉ 03h, 83h, 103h, 183h) Thanh ghi trạng thái chứa các trạng thái số học của bộ ALU, trạng thái RESET và những bits chọn dãy thanh ghi cho bộ nhớ dữ liệu. Thanh ghi trạng thái có thể là đích cho bất kì lệnh nào, giống như những thanh ghi khác. Nếu thanh ghi trang thái là đích cho một lệnh mà ảnh hưởng đến các cờ Z, DC hoặc C, và sau đó những bit này sẽ được vô hiệu hoá. Những bit này có thể đặt hoặc xoá tuỳ theo trạng thái logic của thiết bị. Hơn nữa hai bit và thì không cho phép ghi, vì vậy kết quả của một tập lệnh mà thanh ghi trạng thái là đích có thể khác hơn dự định. Ví dụ, CLRF STATUS sẽ soá 3 bit cao nhất và đặt bit Z. Lúc này các bits của thanh ghi trạng thái là 000u u1uu (u = unchanged). Chỉ có các lệnh BCF, BSF, SWAPF và MOVWF được sử dụng để thay đổi thanh ghi trạng thái, bởi vì những lệnh này không làm ảnh hưởng đến các bit Z, DC hoặc C từ thanh ghi trạng thái. Đối với những lệnh khác thì không ảnh hưởng đến những bits trạng thái này. 1.1.3. Các cổng của PIC 16F877A 1.1.3.1. PORTA và thanh ghi TRISA Hình 6. Sơ đồ khối của chân RA3:RA0 và RA5 Hình 7. Sơ đồ khối của chân RA4/T0CKI 1.1.3.2. PORTB và thanh ghi TRISB PORTB có độ rộng 8 bit, là port vào ra hai chiều. Ba chân của PORTB được đa hợp với chức năng lâp trình mức điện thế thấp (Low Voltage Programming ): RB3/PGM, RB6/PGC và RB7/PGD. Mỗi chân của PORTB có một điện trở kéo lên yếu thê bên trong. Một bit điều khiển có thể mở tất cả những điện trở kéo này lên. Điều này được thực hiện bằng cách xoá bit (OPTION_REG). Những điện trở này bị cấm khi có một Power-on Reset. Bốn chân của PORTB: RB7 đến RB4 có một ngắt để thay đổi đặc tính .Chỉ những chân được cấu hình như ngõ vào mới có thể gây ra ngắt này. Những chân vào (RB7:RB4) được so sánh với giá trị được chốt trước đó trong lấn đọc cuối cùng của PORTB. Các kết quả không phù hợp ở ngõ ra trên chân RB7:RB4 được OR với nhau để phát ra một ngắt Port thay đổi RB với cờ ngắt là RBIF (INTCON). Ngắt này có thể đánh thức thiết bị từ trạng thái nghỉ (SLEEP). Trong thủ tục phục vụ ngắt người sử dụng có thể xoá ngắt theo cách sau: a) Đọc hoặc ghi bất kì lên PORTB. Điều này sẽ kết thúc điều kiện không hoà hợp. b) Xoá bit cờ RBIF. Hình 8. Sơ đồ khối các chân RB3:RB0 Hình 9. Sơ đồ khối các chân RB7:RB4 1.1.3.3. PORTC và thanh ghi TRISC PORTC có độ rộng là 8 bit, là port hai chiều. Thanh ghi dữ liệu trực tiếp tương ứng là TRISC. Cho tất cả các bit của TRISC là 1 thì các chân tương ứng ở PORTC là ngõ vào. Cho tất cả các bit của TRISC là 0 thì các chân tương ứng ở PORTC là ngõ ra. PORTC được đa hợp với vài chức năng ngoại vi, những chân của PORTC có đệm Trigger Schmitt ở ngõ vào. Khi bộ I2C được cho phép, chân 3 và 4 của PORTC có thể cấu hình với mức I2C bình thường, hoặc với mức SMBus bằng cách sử dụng bit CKE (SSPSTAT). Khi những chức năng ngoại vi được cho phép, chúng ta cần phải quan tâm đến việc định nghĩa các bits của TRIS cho mỗi chân của PORTC. Một vài thiết bị ngoại vi ghi đè lên bit TRIS thì tạo nên một chân ở ngõ ra, trong khi những thiết bị ngoại vi khác ghi đè lên bit TRIS thì sẽ tạo nên một chân ở ngõ vào. Khi những bit TRIS ghi đè bị tác động trong khi thiết bị ngoại vi được cho phép, những lệnh đọc thay thế ghi (BSF, BCF, XORWF) với TRISC là nơi đến cần phải được tránh. Người sử dụng cần phải chỉ ra vùng ngoại vi tương ứng để đảm bảo cho việc đặt TRIS bit là đúng. Hình 10. Sơ đồ khối của các chân RC Hình 11. Sơ đồ khối của các chân RC và RC 1.1.3.4. PORTD và thanh ghi TRISD PORTD là port 8 bit với đệm Trigger Schmitt ở ngõ vào. Mỗi chân có thể được cấu hình riêng lẻ như một ngõ vào hoặc ngõ ra. PORTD có thể được cấu hình như port của bộ vi xử lý rộng 8 bit (parallel slave port) bằng cách đặt bit điều khiển PSPMIDE (TRISE ). Trong chế độ này, đệm ở ngõ vào là TTL. Hình 12. Sơ đồ khối của PORTD (trong chế độ là port I/O) 1.1.3.5. PORTE và thanh ghi TRISE PORTE có ba chân (RE0/RD/AN5, RE1/WR/AN6, và RE2/CS/AN7) mỗi chân được cấu hình riêng lẻ như những ngõ vào hoặc những ngõ ra. Những chân này có đệm Trigger Schmitt ở ngõ vào. Những chân của PORTE đóng vai trò như những ngõ vào điều khiển vào ra cho Port của vi xử lý khi bit PSPMODE (TRISE ) được đặt. Trong chế độ này, người sử dụng cần phải chắc chắn rằng những bit TRISE được đặt, và chắc rằng những chân này được cấu hình như những ngõ vào số. Cũng bảo đảm rằng ADCON1 được cấu hình cho vào ra số. Trong chế độ này, những đệm ở ngõ vào là TTL. Những chân của PORTE được đa hợp với những ngõ vào tương tư, Khi được chọn cho ngõ vào tương tự, những chân này sẽ đọc giá trị "0". TRISE điều khiển hướng của những chân RE chỉ khi những chân này được sử dụng như những ngõ vào tương tự. Người sử dụng cần phải giữ những chân được cấu hình như những ngõ vào khi sử dụng chúng như những ngõ vào tương tự. Hình 13. Sơ đồ khối của PORTE (trong chế độ I/O port) 1.1.4. Hoạt động cuả định thời 1.1.4.1. Bộ định thời TIMER0 Bộ định thời/bộ đếm Timer0 có các đặc tính sau: Bộ định thời / bộ đếm 8 bit Cho phép đọc và ghi Bộ chia 8 bit lập trình được bằng phần mềm Chọn xung clock nội hoặc ngoại Ngắt khi có sự tràn từ FFh đến 00h Chọn sườn cho xung clock ngoài Sơ đồ khối của bộ định thời Timer0 và bộ chia dùng chung với WDT được đưa ra trong hình 14. Hình 14. Sơ đồ khối của bộ định thời Timer0 và bộ chia dùng chung với WDT Chế độ định thời (Timer) được chọn bằng cách xoá bit T0CS (OPTION_REG). Trong chế độ định thời, bộ định thời Timer0 sẽ tăng dần sau mồi chu kì lệnh (không có bộ chia). Nếu thanh ghi TmR0 được ghi thì sự tăng sẽ bị ngăn lại sau hai chu kì lệnh. Chế độ đếm (Counter) được chọn bằng cách xoá bit T0CS (OPTION_REG). Trong chế độ đếm, Timer0 sẽ tăng dần ở mỗi cạnh lên xuống của chân RA4/T0CKI. Sự tăng sườn được xác định bởi bit Timer0 Source Edge Select, T0SE (OPTION_RE). Bộ chia chỉ được dùng chung qua lại giữa bộ định thời Timer0 và bộ định thời Watchdog. Bộ chia không cho phép đọc hoặc ghi Ngắt Timer0 Ngắt TMR0 được phát ra khi thanh ghi TMR0 tràn từ FFh đến 00h. Sự tràn này sẽ đặt bit T0IF (INTCON). Ngắt này có thể được giấu đi bằng cách xóa bit T0IE (INTCON) . Bit T0IF cần phải được xóa trong chương trình bởi thủ tục phục vụ ngắt của bộ định thời Timer0 trước khi ngắt này được cho phép lại. Sử dụng Timer0 với xung clock ngoại Khi bộ chia không được sử dụng, clock ngoài đặt vào thì giống như bộ chia ở ngõ ra. Sự đồng bộ của chân T0CKI với clock ngoài được thực hiện bằng cách lấy mẫu bộ chia ở ngõ ra trên chân Q2 và Q4. Vì vậy thực sự cần thiết để chân T0CKI ở mức cao trong ít nhất 2 chu kỳ máy và ở mức thấp trong ít nhất 2 chu kỳ máy. Bộ chia Thiết bị PIC16F87X chỉ có một bộ chia mà được dùng chung bởi bộ định thời TIMER0 và bộ định thời Watchdog. Một khi bộ chia được ấn định cho bộ định thời 0 thì không 1.1.4.2. Bộ định thời TIMER1 Bộ định thời TIMER1 là một bộ định thời/bộ đếm 16 bit gồm hai thanh ghi TMR1H (Byte cao) và TMR1L (byte thấp) mà có thể đọc hoặc ghi. Cặp thanh ghi này tăng số đếm từ 0000h đến FFFFh và báo tràn sẽ xuất hiện khi có sự chuyến số đếm từ FFFFh xuống 0000h. Ngắt, nếu được phép có thể phát ra khi có số đếm tràn và được đặt ở bit cờ ngắt TMR1IF. Ngắt có thể được phép hoặc cấm bằng cách đặt hoặc xoá bit cho phép ngắt TMR1IE. Bộ định thời Timer1 có thể được cấu hình để hoạt động một trong hai chế độ sau: Định thời một khoảng thời gian (timer) Đếm sự kiện (Counter) Việc lựa chọn một trong hai chế độ được xác định bằng cách đặt hoặc xoá bit điều khiển TMR1ON. ---- ---- T1CKPS1 T1CKPS0 T1OSCEN T1SYNC TMR1CS TMR1ON Bit7 Bit0 Bit 7-6 Không được định nghĩa Bit 5-4 bit chọn bộ chia clock cho timer1 Bit 3 bit điều khiển cho phép bộ dao động Timer1 Bit 2 bit điều khiển clock ngoài Timer Bit 1 bit chọn nguồn clock cho Timer1 Bit 0 bit điều khiển hoạt động của Timer1 Chế độ Timer Chế độ Timer được chọn bằng cách xoá TMR1CS. Trong chế độ này, Nguồn clock đặt vào Timer là mạch dao động FOSC/4. Bit điều khiển đồng bộ không bị tác động vì clock ngoài luôn luôn đồng bộ. Hình 15. Cạnh tăng timer1 Chế độ counter Trong chế độ này, bộ định thời tăng số đếm qua clock ngoài. Việc tăng xảy ra sau mỗi sườn lên của xung clock ngoài. Bộ định thời phải có một sườn lên trước khi việc đếm bắt đầu. Hình 16. Sơ đồ khối bộ định thời timer1 1.1.4.3. Bộ định thời TIMER2 Bộ định thời TIMER2 là bộ định thời 8 bit với một chia và một bộ potscaler. Nó thường dùng chung với bộ CCP trong chế độ PWM (sẽ được đề câp ở phần sau). Thanh ghi TMR2 có thể đọc hoặc ghi và được xoá khi có bất kì tín hiệu reset nào của thiết bị Bộ định thời TIMER2 có một thanh ghi chu kỳ 8 bit, PR2. Bộ định thời tăng số đếm lên từ 00h đến giá trị được ghi trong thanh ghi TR2 và sau đó reset lại giá trị 00h trong chu kỳ kế tiếp. PR2 là thanh ghi có thể đọc hoặc ghi. Giá trị trùng hợp trong thanh ghi TMR2 được đi qua bộ postscaler 4 bit để phát ra một ngắt TMR2 (được đặt ở bit cờ ngắt TMR2IF). Bộ định thời TIMER2 có thể được tắt (không hoạt động) bằng cách xoá bít điều khiển TMR2ON để giản thiểu công suất tiêu tán nguồn. Hình 17. Sơ đồ khối của TIMER2 Hình 18. T2CON: Thanh ghi điều khiển Timer2 (địa chỉ 12h) Một đặc điểm khác của vi điều khiển Pic16F877A là có bộ dao động chủ trên chip điều, nó sẽ giúp tránh được những sai số không cần thiết trong việc tạo xung dao động, vi điều khiển Pic16F877A có khả năng tự Reset bằng bộ WDT, và có thêm 256 byte EEPROM. Nhưng giá thành của Pic đắt hơn so với 8051. 1.2. Thiết bị hiển thị LCD Ngày nay, thiết bị hiển thị LCD (Liquid Crystal Display) được sử dụng trong rất nhiều các ứng dụng của VĐK. LCD có rất nhiều ưu điểm so với các dạng hiển thị khác như nó có khả năng hiển thị kí tự đa dạng, trực quan (chữ, số và kí tự đồ họa), dễ dàng đưa vào mạch ứng dụng theo nhiều giao thức giao tiếp khác nhau, tốn rất ít tài nguyên hệ thống và giá thành rẻ ... Trong đề tài này tôi sử dụng HD44780 của Hitachi, một loại thiết bị hiển thị LCD rất thông dụng ở nước ta. 1.2.1. Hình dáng kích thước. Có rất nhiều loại LCD với nhiều hình dáng và kích thước khác nhau, trên hình 3.1. là hai loại LCD thông dụng. Hình 3.1. Hình hai loại LCD thông dụng. Hình 3.2. Sơ đồ chân của LCD Hình 3.3. LCD loại DM 1602A. Khi sản xuất LCD, nhà sản xuất đã tích hợp chíp điều khiển (HD44780) bên trong lớp vỏ và chỉ đưa các chân giao tiếp cần thiết. Các chân này được đánh số thứ tự và đặt tên như hình 3.2. 1.2.2. Các chân chức năng. Bảng 3.1. Các chân chức năng của HD44780. Chân số Tên Chức năng 1 Vss Chân nối đất cho LCD, khi thiết kế mạch ta nối chân này với GND của mạch điều khiển. 2 Vdd Chân cấp nguồn cho LCD, khi thiết kế mạch ta nối chân này với 5V của mạch điều khiển. 3 Vo Chân này dùng để điều chỉnh độ tương phản của LCD. 4 RS Chân chọn thanh ghi (Register select). Nối chân RS với logic “0” (GND) hoặc logic “1” (Vcc) để chọn thanh ghi. + Logic “0”: Bus DB0-DB7 sẽ nối với thanh ghi lệnh IR của LCD (ở chế độ “ghi” - write) hoặc nối với bộ đếm địa chỉ của LCD (ở chế độ “đọc” - read) + Logic “1”: Bus DB0-DB7 sẽ nối với thanh ghi dữ liệu DR bên trong LCD. 5 RW Chân chọn chế độ đọc/ghi (Read/Write). Nối chân R/W với logic “0” để LCD hoạt động ở chế độ ghi, hoặc nối với logic “1” để LCD ở chế độ đọc. 6 E Chân cho phép (Enable). Sau khi các tín hiệu được đặt lên bus DB0-DB7, các lệnh chỉ được chấp nhận khi có 1 xung cho phép của chân E. + Ở chế độ ghi: Dữ liệu ở bus sẽ được LCD chuyển vào (chấp nhận) thanh ghi bên trong nó khi phát hiện một xung (low-to-high transition) của tín hiệu chân E. + Ở chế độ đọc: Dữ liệu sẽ được LCD xuất ra DB0-DB7 khi phát hiện sườn lên (low-to-high transition) ở chân E và được LCD giữ ở bus đến khi nào chân E xuống mức thấp. 7÷14 DB0÷DB7 8 đường của bus dữ liệu dùng để trao đổi thông tin với MPU. Có 2 chế độ sử dụng 8 đường bus này: + Chế độ 8 bit: Dữ liệu được truyền trên cả 8 đường, với bit MSB là bit DB7. + Chế độ 4 bit: Dữ liệu được truyền trên 4 đường từ DB4 tới DB7, bit MSB là DB7. 15 A 15 là Catot, điện áp khoảng Uak=4,2V 16 K Chân nối đất của đèn Back light 1.2.3. Sơ đồ khối của HD44780. Để hiểu rõ hơn chức năng các chân và hoạt động của chúng, ta tìm hiểu sơ qua chíp HD44780 thông qua các khối cơ bản của nó. *) Các thanh ghi: Chíp HD44780 có 2 thanh ghi 8 bit quan trọng là: Thanh ghi lệnh IR (Instructor Register) và thanh ghi dữ liệu DR (Data Register). - Thanh ghi IR: Để điều khiển LCD, người dùng phải “ra lệnh” thông qua tám đường bus DB0-DB7. Mỗi lệnh được nhà sản xuất LCD đánh địa chỉ rõ ràng. Người dùng chỉ việc cung cấp địa chỉ lệnh bằng cách nạp vào thanh ghi IR. Nghĩa là, khi ta nạp vào thanh ghi IR một chuỗi 8 bit, chíp HD44780 sẽ tra bảng mã lệnh tại địa chỉ mà IR cung cấp và thực hiện lệnh đó. VD: Lệnh “hiển thị màn hình” có địa chỉ lệnh là 00001100 (DB7DB0) Hình 3.3. Sơ đồ khối của HD44780. - Thanh ghi DR: Thanh ghi DR dùng để chứa dữ liệu 8 bit để ghi vào vùng RAM, DDRAM hoặc CGRAM (ở chế độ ghi) hoặc dùng để chứa dữ liệu từ 2 vùng RAM này gởi ra cho MPU (ở chế độ đọc). Nghĩa là, khi MPU ghi thông tin vào DR, mạch nội bên trong chíp sẽ tự động ghi thông tin này vào DDRAM hoặc CGRAM. Hoặc khi thông tin về địa chỉ được ghi vào IR, dữ liệu ở địa chỉ này trong vùng RAM nội của HD44780 sẽ được chuyển ra DR để truyền cho MPU. Vậy bằng cách điều khiển chân RS và R/W chúng ta có thể chuyển qua lại giữ 2 thanh ghi này trong khi giao tiếp với MPU. Bảng 3.2. tóm tắt lại các thiết lập đối với hai chân RS và R/W theo mục đích giao tiếp. Bảng 3.2. Bảng chức năng chân RS và R/W theo mục đích sử dụng. RS RW Ý nghĩa 0 0 Ghi vào thanh ghi IR để ra lệnh cho LCD (VD: cần display clear, ) 0 1 Đọc cờ bận ở DB7 và giá trị của bộ đếm địa chỉ ở DB0-DB6 1 0 Ghi vào thanh ghi DR 1 1 Đọc dữ liệu từ DR *) Cờ báo bận BF (Busy Flag): Khi thực hiện các hoạt động bên trong chíp, mạch nội bên trong cần một khoảng thời gian để hoàn tất. Khi đang thực thi các hoạt động bên trong chíp như thế, LCD bỏ qua mọi giao tiếp với bên ngoài và bật cờ BF (thông qua chân DB7 khi có thiết lập RS=0, R/W=1) lên để báo cho MPU biết nó đang “bận”. Dĩ nhiên, khi xong việc, nó sẽ đặt cờ BF lại mức 0. *) Bộ đếm địa chỉ AC (Address Counter): Như trong sơ đồ khối, thanh ghi IR không trực tiếp kết nối với vùng RAM (DDRAM và CGRAM) mà thông qua bộ đếm địa chỉ AC. Bộ đếm này lại nối với 2 vùng RAM theo kiểu rẽ nhánh. Khi một địa chỉ lệnh được nạp vào thanh ghi IR, thông tin được nối trực tiếp cho 2 vùng RAM nhưng việc chọn lựa vùng RAM tương tác đã được bao hàm trong mã lệnh. Sau khi ghi vào (hoặc đọc từ) RAM, bộ đếm AC tự động tăng lên (hoặc giảm đi) 1 đơn vị và nội dung của AC được xuất ra cho MPU thông qua DB0-DB6 khi có thiết lập RS=0 và R/W=1 (xem bảng 3.2). Lưu ý: Thời gian cập nhật AC không được tính vào thời gian thực thi lệnh mà được cập nhật sau khi cờ BF lên mức cao (not busy), cho nên khi lập trình hiển thị, bạn phải delay một khoảng tADD khoảng 4µS-5µS (ngay sau khi BF=1) trước khi nạp dữ liệu mới. *) Vùng RAM hiển thị DDRAM (Display Data RAM): Đây là vùng RAM dùng để hiển thị, nghĩa là ứng với một địa chỉ của RAM là một ô kí tự trên màn hình và khi bạn ghi vào vùng RAM này một mã 8 bit, LCD sẽ hiển thị tại vị trí tương ứng trên màn hình một kí tự có mã 8 bit mà bạn đã cung cấp như hình 3.3. Hình 3.4. Mối liên hệ giữa địa chỉ của DDRAM và vị trí hiển thị của LCD. Vùng RAM này có 80x8 bits nhớ, nghĩa là chứa được 80 kí tự mã 8 bits. Những vùng RAM còn lại không dùng cho hiển thị có thể dùng như vùng RAM đa mục đích. Lưu ý là để truy cập vào DDRAM, ta phải cung cấp địa chỉ cho AC theo mã HEX. *) Vùng ROM chứa kí tự CGROM (Character Generator ROM): Vùng ROM này dùng để chứa các mẫu kí tự loại 5x8 hoặc 5x10 điểm ảnh/kí tự, và định địa chỉ bằng 8 bit. Tuy nhiên, nó chỉ có 208 mẫu kí tự 5x8 và 32 mẫu kí tự kiểu 5x10 (tổng cộng là 240 thay vì 256 mẫu kí tự). Người dùng không thể thay đổi vùng ROM này. Hinh 3.5. Mối liên hệ giữa địa chỉ của ROM và dữ liệu tạo mẫu kí tự. *) Vùng RAM chứa kí tự đồ họa CGRAM (Character Generator RAM): Như trên bảng mã kí tự, nhà sản xuất dành vùng có địa chỉ byte cao là 0000h để người dùng có thể tạo các mẫu kí tự đồ họa riêng. Tuy nhiên dung lượng vùng này rất hạn chế: Ta chỉ có thể tạo 8 kí tự loại 5x8 điểm ảnh, hoặc 4 kí tự loại 5x10 điểm ảnh. Để ghi vào CGRAM, xem hình 3.6. 1.2.4. Tập lệnh của LCD. Trước khi tìm hiểu tập lệnh của LCD, sau đây là một vài chú ý khi giao tiếp với LCD: * Tuy trong sơ đồ khối của LCD có nhiều khối khác nhau, nhưng khi lập trình điều khiển LCD ta chỉ có thể tác động trực tiếp được vào 2 thanh ghi DR và IR thông qua các chân DBx, và ta phải thiết lập chân RS, R/W phù hợp để chuyển qua lại giữ 2 thanh ghi này. (xem bảng 3.2) Hình 3.6. Mối liên hệ giữa địa chỉ của CGRAM, dữ liệu CGARM, và mã kí tự. * Với mỗi lệnh, LCD cần một khoảng thời gian để hoàn tất, thời gian này có thể khá lâu đối với tốc độ của MPU, nên ta cần kiểm tra cờ BF hoặc đợi (delay) cho LCD thực thi xong lệnh hiện hành mới có thể ra lệnh tiếp theo. * Địa chỉ của RAM (AC) sẽ tự động tăng (giảm) 1 đơn vị, mỗi khi có lệnh ghi vào RAM. (Điều này giúp chương trình gọn hơn) * Các lệnh của LCD có thể chia thành 4 nhóm như sau: • Các lệnh về kiểu hiển thị. VD : Kiểu hiển thị (1 hàng/2 hàng), chiều dài dữ liệu (8 bit/4 bit), • Chỉ định địa chỉ RAM nội. • Nhóm lệnh truyền dữ liệu trong RAM nội. • Các lệnh còn lại . Bảng 3.3. Tập lệnh của LCD. Tên lệnh Hoạt động Thời gian chạy Clear Display Mã lệnh: DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 DBx = 0 0 0 0 0 0 0 1 Lệnh Clear Display (xóa hiển thị) sẽ ghi một khoảng trống (mã hiển thị kí tự 20H) vào tất cả ô nhớ trong DDRAM, sau đó trả bộ đếm địa chỉ AC=0, trả lại hiển thị gốc nếu nó bị thay đổi, nghĩa là: Tắt hiển thị, con trỏ dời về góc trái (hàng đầu tiên), chế độ tăng AC. Return home Mã lệnh: DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 DBx = 0 0 0 0 0 0 1 * Lệnh Return home trả bộ đếm địa chỉ AC về 0, trả lại kiểu hiển thị gốc nếu nó bị thay đổi. Nội dung của DDRAM không thay đổi. 1.52 ms Entry mode set Mã lệnh: DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 DBx = 0 0 0 0 0 1 [I/D] [S] I/D: Tăng (I/D=1) hoặc giảm (I/D=0) bộ đếm địa chỉ hiển thị AC 1 đơn vị mỗi khi có hành động ghi hoặc đọc vùng DDRAM. Vị trí con trỏ cũng di chuyển theo sự tăng giảm này. S: Khi S=1 toàn bộ nội dung hiển thị bị dịch sang phải (I/D=0) hoặc sang trái (I/D=1) mỗi khi có hành động ghi vùng DDRAM. Khi S=0: không dịch nội dung hiển thị. Nội dung hiển thị không dịch khi đọc DDRAM hoặc đọc/ghi vùng CGRAM. Hình 3.7. Hoạt động dịch trái và dịch phải nội dung hiển thị 37µs Display on/off control Mã lệnh: DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 DBx = 0 0 0 0 1 [D] [C] [B] D: Hiển thị màn hình khi D=1 và ngược lại. Khi tắt hiển thị, nội dung DDRAM không thay đổi. C: Hiển thị con trỏ khi C=1 và ngược lại. Vị trí và hình dạng con trỏ, xem hình 3.8. B: Nhấp nháy kí tự tại vị trí con trỏ khi B=1 và ngược lại. Xem thêm hình 8. về kiểu nhấp nháy. Chu kì nhấp nháy khoảng 409,6ms khi mạch dao động nội LCD là 250kHz. Hình 3.8. Kiểu con, kiểu kí tự và nhấp nháy kí tự 37µs Cursor or display shift Mã lệnh: DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 DBx = 0 0 0 1 [S/C] [R/L] * * Lệnh Cursor or display shift dịch chuyển con trỏ hay dữ liệu hiển thị sang trái mà không cần hành động ghi/đọc dữ liệu. Khi hiển thị kiểu 2 dòng, con trỏ sẽ nhảy xuống dòng dưới khi dịch qua vị trí thứ 40 của hàng đầu tiên. Dữ liệu hàng đầu và hàng 2 dịch cùng một lúc. Chi tiết sử dụng xem bảng sau: 37µs Function set Mã lệnh: DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 DBx = 0 0 1 [DL] [N] [F] * * DL: Khi DL=1, LCD giao tiếp với MPU bằng giao thức 8 bit (từ bit DB7 đến DB0). Ngược lại, giao thức giao tiếp là 4 bit (từ bit DB7 đến bit DB0). Khi chọn giao thức 4 bit, dữ liệu được truyền/nhận 2 lần liên tiếp với 4 bit cao gửi/nhận trước, 4 bit thấp gửi/nhận sau. N: Thiết lập số hàng hiển thị. Khi N=0: hiển thị 1 hàng, N=1: hiển thị 2 hàng. F: Thiết lập kiểu kí tự. Khi F=0: kiểu kí tự 5x8 điểm ảnh, F=1: kiểu kí tự 5x10 điểm ảnh. * Chú ý: • Chỉ thực hiện thay đổi Function set ở đầu chương trình. Và sau khi được thực thi 1 lần, lệnh thay đổi Function set không được LCD chấp nhận nữa ngoại trừ thiết lập chuyển đổi giao thức giao tiếp. • Không thể hiển thị kiểu kí tự 5x10 điểm ảnh ở kiểu hiển thị 2 hàng. 37µs Set CGRAM address Mã lệnh: DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 DBx= 0 1 [ACG][ACG][ACG][ACG][ACG][ACG] Lệnh này ghi vào AC địa chỉ của CGRAM. Kí hiệu [ACG] chỉ 1 bit của chuỗi dữ liệu 6 bit. Ngay sau lệnh này là lệnh đọc/ghi dữ liệu từ CGRAM tại địa chỉ đã được chỉ định. 37µs Set DDRAM address Mã lệnh: DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 DBx = 1 [AD] [AD] [AD] [AD] [AD] [AD] [AD] Lệnh này ghi vào AC địa chỉ của DDRAM, dùng khi cần thiết lập tọa độ hiển thị mong muốn. Ngay sau lệnh này là lệnh đọc/ghi dữ liệu từ DDRAM tại địa chỉ đã được chỉ định. Khi ở chế độ hiển thị 1 hàng, địa chỉ có thể từ 00H đến 4FH. Khi ở chế độ hiển thị 2 hàng, địa chỉ từ 00h đến 27H cho hàng thứ nhất, và từ 40h đến 67h cho hàng thứ 2. 37µs Read BF and address Mã lệnh: DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 DBx= [BF] [AC] [AC] [AC] [AC] [AC] [AC] [AC] (RS=0, R/W=1) Như đã đề cập trước đây, khi cờ BF bật, LCD đang làm việc và lệnh tiếp theo (nếu có) sẽ bị bỏ qua nếu cờ BF chưa về mức thấp. Cho nên, khi lập trình điều khiển, bạn phải kiểm tra cờ BF trước khi ghi dữ liệu vào LCD. Khi đọc cờ BF, giá trị của AC cũng được xuất ra các bit [AC]. Nó là địa chỉ của CG hay DDRAM là tùy thuộc vào lệnh trước đó. 0µs Write ata to CG or DDRAM Mã lệnh: DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 DBx = [Write data] (RS=1, R/W=0) Khi thiết lập RS=1, R/W=0, dữ liệu cần ghi được đưa vào các chân DBx từ mạch ngoài sẽ được LCD chuyển vào trong LCD tại địa chỉ được xác định từ lệnh ghi địa chỉ trước đó (lệnh ghi địa chỉ cũng xác định luôn vùng RAM cần ghi). Sau khi ghi, bộ đếm địa chỉ AC tự động tăng/giảm 1 tùy theo thiết lập Entry mode. Lưu ý là thời gian cập nhật AC không tính vào thời gian thực thi lệnh. 37µs tADD 4µs Read data from CG or DDRAM Mã lệnh: DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 DBx = [Read data] (RS=1, R/W=1) Khi thiết lập RS=1, R/W=1,dữ liệu từ CG/DDRAM được chuyển ra MPU thông qua các chân DBx (địa chỉ và vùng RAM đã được xác định bằng lệnh ghi địa chỉ trước đó). Sau khi đọc, AC tự động tăng/giảm 1 tùy theo thiết lập Entry mode, tuy nhiên nội dung hiển thị không bị dịch bất chấp chế độ Entry mode. 37µs tADD 4µs 1.2.5. Đặc tính của các chân giao tiếp. LCD sẽ bị hỏng nghiêm trọng, hoặc hoạt động sai lệch nếu bạn vi phạm khoảng đặc tính điện sau đây: Bảng 3.4. Đặc tính điện làm việc điển hình. Đặc tính điện làm việc điển hình: (Đo trong điều kiện hoạt động Vcc = 4.5V đến 5.5V, T = -30 đến +75C). Bảng 3.5. Miền làm việc bình thường. 1.3. IC ULN2003 Đối với những ứng dụng mà mỗi cuộn dây của động cơ dẫn dòng nhỏ hơn 500mA, mạch darlington họ ULN200x của Allegro Microsystems hoặc họ DS200x của National Semiconductor hay MC1413 của Motorola sẽ dẫn động cho cuộn dây hoặc các tải cảm ứng khác trực tiếp từ tín hiệu vào logic. Hình 3.8 là các ngõ vào và ngõ ra của chip ULN2003, dãy 7 transistor darlington. * S¬ ®å c¸c ch©n IC ULN2003 H×nh 3.8. S¬ ®å c¸c ch©n cña IC ULN2003 Điện trở nền trên mỗi transistor darlington phải thích hợp với tín hiệu ra TTL lưỡng cực chuẩn. Cực phát của mỗi darlington NPN được nối với chân 8, là chân nối đất. Mỗi transistor được bảo vệ bằng hai diode, một nối giữa cực phát và cực thu để bảo vệ transistor khỏi điện áp ngược, một nối cực thu với chân 9, nếu chân 9 nối với nguồn của động cơ thì diode này sẽ bảo vệ transistor khỏi đỉnh nhọn của độ tự cảm. + C¸c th«ng sè c¬ b¶n cña ICULN2003 Chøc n¨ng c¸c ch©n cña IC ULN2003 IC UNL2003 cã 8 ®Çu vµo (tõ ch©n 1 -> 7) cã chøc n¨ng nhËn c¸c tÝn hiÖu dßng vµo cÇn khuyÕch ®¹i. IC UNL2003 cã 8 ®Çu ra (tõ ch©n 9 -> 16), tÝn hiÖu qua c¸c ch©n ®· ®­îc khuyÕch ®¹i theo yªu cÇu, vµ lµm nhiÖm vô kÕt nèi víi thiÕt bÞ cÇn hç trî dßng. Ch©n 8 th­êng ®­îc nèi m¸t, ch©n 9 hoÆc 10 ®­îc cÊp nguån +5V 1.4. MOTOR Bước Động cơ bước có thể được mô tả như là một động cơ điện không dung chuyển mạch. Cụ thể các mấu trong động cơ là stator, và rotor là nam châm vĩnh cửu, hoặc trong trường hợp của động cơ từ biến trở, nó là khối răng làm bằng vật liệu nhẹ có từ tính. Tất cả các mạch đảo phải được điều khiển bên ngoài bởi bộ điều khiển, đặc biệt các động cơ và bộ điều khiển được thiết kế để động cơ có thể giữ nguyên vị trí cố định nào cũng như là quay đến bất kỳ vị trí nào. Hầu hết các động cơ bước có thể chuyển động ở tần số âm thanh, cho phép chúng quay khá nhanh, và với bộ điều khiển thích hợp, chúng có thể khởi động và dừng lại ở các vị trí bất kỳ. Hình 1.9. Một số hình dạng và cấu trúc động cơ bước 1.4.1. CÊu t¹o Hình 1.9. Cấu tạo động cơ bước Động cơ bước được chia làm hai loại chính gồm nam châm vĩnh cửu và biến từ trở, ngoài ra có loại hỗn hợp, nhưng không khác gì lắm so với loại nam châm vĩnh cửu. Động cơ biến từ trở thường có 3 mấu, với một dây về  chung, trong  khi đó động cơ nam châm vĩnh cửu thường có hai mấu phân biệt, có  hoặc không có nút trung tâm. Nút trung tâm được dùng trong động cơ nam châm vĩnh cửu đơn cực. Động cơ bước  phong phú về góc quay. Các động cơ kém nhất  quay 90 độ mỗi bước, trong khi đó các động cơ nam châm vĩnh cửu xử lý cao thường quay 1.8 độ đến 0.72 độ mỗi bước. Với một bộ điều khiển, hầu hết các loại động cơ nam châm vĩnh cửu và hỗn hợp đều có thể chạy ở chế độ nửa bước và một vài bộ điều khiển có thể điều khiển các phân bước nhỏ hơn hay còn gọi là vi bước. Đối với cả động cơ nam châm vĩnh cửu hoặc động cơ biến từ trở, nếu chỉ một mấu của động cơ được kích, rotor (ở không tải) sẽ nhảy đến một góc cố định và sau đó giữ nguyên ở góc đó cho đến khi moment xoắn vượt qua giá  trị moment xoắn giữ  (hold torque) của động cơ. Hình 1.1. Động cơ biến từ trở có 3 cuộn dây, được nối như trong biểu đồ hình 1.1,  với một đầu nối chung cho tất cả các cuộn. Khi sử dụng, dây nối chung (C) thường được nối vào cực dương của nguồn và các cuộn được kích theo thứ tự liên tục. Dấu thập trong hình 1.1 là rotor của động cơ biến từ trở  quay 30 độ mỗi bước. Rotor trong động cơ này có 4 răng và stator có 6 cực,  mỗi cuộn  quấn quanh hai cực đối diện. Khi cuộn 1 được kích điện răng X của rotor bị hút vào cực 1. Nếu dòng qua cuộn 1 bị ngắt và đóng dòng qua cuộn 2, rotor sẽ quay 30 độ theo chiều kim đồng hồ và răng Y sẽ hút vào cực 2. Để quay động cơ này một cách liên tục, chúng ta chỉ cần cấp điện liên tục luân phiên cho 3 cuộn. Theo logic đặt ra, trong bảng  dưới đây 1 có nghĩa là có dòng điện đi qua các cuộn, và chuỗi điều khiển sau sẽ quay  động cơ theo chiều kim đồng hồ 24 bước hoặc 2 vòng: Cuộn 1   1001001001001001001001001  Cuộn 2   0100100100100100100100100  Cuộn 3   0010010010010010010010010  Hướng thời gian -->  Phần điều khiển mức trung bình cung cấp chi tiết về phương pháp tạo ra các dãy tín  hiệu điều khiển  Hình dạng động cơ được mô tả trong hình 1.1, quay 30 độ mỗi bước, dùng số răng  rotor và số cực stator tối thiểu. Sử dụng nhiều cực và nhiều răng hơn cho phép động cơ quay với góc nhỏ hơn. Tạo mặt  răng trên bề mặt các cực và các răng trên rotor một cách phù hợp cho phép các bước  nhỏ đến vài độ. Hình 1.2.  Động cơ bước đơn cực, cả nam châm vĩnh cửu và động cơ hỗn hợp, với 5, 6  hoặc 8 dây ra thường được quấn như sơ đồ hình 1.2, với một đầu nối trung tâm trên các cuộn. Khi dùng, các đầu nối trung tâm thường được nối vào cực dương nguồn cấp, và hai đầu còn lại của mỗi mấu lần lượt nối đất để đảo chiều từ trường tạo bởi cuộn đó. Để thuận tiện, khi khảo sát động cơ đơn cực, chúng ta chỉ khảo sát động cơ nam châm vĩnh cửu, việc điều khiển động cơ hỗn hợp  đơn cực hoàn toàn tương tự. Mấu 1 nằm ở cực trên và dưới của stator, còn mấu 2 nằm ở hai cực bên phải và bên trái động cơ. Rotor là một  nam châm vĩnh cửu với 6 cực, 3 Nam và 3 Bắc, xếp xen kẽ trên vòng tròn. Để xử lý góc bước ở mức độ cao hơn, rotor phải có nhiều cực đối xứng hơn.  Động cơ 30 độ mỗi bước trong hình là một trong những thiết kế động cơ nam châm  vĩnh cửu thông dụng nhất, mặc dù động cơ có bước 15 độ và 7.5 độ là khá lớn. Người ta cũng đã tạo ra được động cơ nam châm vĩnh cửu với mỗi bước là 1.8 độ và  với động cơ hỗn hợp mỗi bước nhỏ nhất có thể đạt được là 3.6 độ đến 1.8 độ, còn tốt  hơn nữa, có thể đạt đến 0.72 độ. Như trong hình 1.2, dòng điện đi qua từ đầu trung tâm của mấu 1 đến đầu a tạo ra cực Bắc trong stator trong khi đó cực còn lại của stator là cực Nam. Nếu điện ở mấu 1 bị ngắt và kích mấu 2, rotor sẽ quay 30 độ, hay 1 bước. Để  quay động cơ một cách liên tục, chúng ta chỉ cần đặt điện áp vào hai mấu của đông cơ theo dãy.  Mấu 1a  1000100010001000100010001     Mấu 1a  1100110011001100110011001  Mấu 1b  0010001000100010001000100    Mấu 1b  0011001100110011001100110  Mấu 2a  0100010001000100010001000  Mấu 2a  0110011001100110011001100  Mấu 2b  0001000100010001000100010     Mấu 2b  1001100110011001100110011      Hướng thời gian -->     Nhớ rằng hai nửa của một mấu không bao giờ được kích cùng một lúc. Cả hai  dãy nêu trên sẽ quay động cơ nam châm vĩnh cửu một bước ở mỗi thời điểm. Dãy  bên trái  chỉ cấp điện cho một mấu tại một thời điểm, như mô tả trong hình trên;  Vì vậy, nó dùng ít năng lượng hơn. Dãy bên phải đòi hỏi  cấp điện cho cả hai  mấu một lúc và nói chung sẽ tạo ra một moment xoắy lớn hơn dãy bên trái 1.4 lần trong khi phải cấp điện gấp 2 lần. Vị trí bước được tạo ra bởi hai chuỗi trên không giống nhau; kết quả, kết hợp 2 chuỗi trên cho phép điều khiển nửa bước, với việc dừng động cơ một cách lần lượt tại những vị trí đã nêu ở một trong hai dãy trên.  Chuỗi kết hợp như sau:  Mấu 1a  11000001110000011100000111  Mấu 1b  00011100000111000001110000  Mấu 2a  01110000011100000111000001  Mấu 2b  00000111000001110000011100      Hướng thời gian --> Hình 1.3 Động cơ nam châm vĩnh cửu hỗn hợp hai cực có cấu trúc cơ khí giống y  như động cơ đơn cực, nhưng hai mấu của động cơ được nối đơn giản hơn, không có  đầu trung tâm. Vì vậy, bản thân động cơ thì đơn giản hơn, nhưng mạch điều khiển để  đảo cực mỗi cặp cực trong động cơ thì phức tạp hơn. Minh hoạ ở hình 1.3 chỉ ra cách  nối động cơ, trong khi đó phần rotor ở đây giống y như ở hình 1.2. Mạch điều khiển cho động cơ đòi hỏi một mạch điều khiển cầu H cho mỗi mấu; điều này sẽ được trình bày chi tiết trong phần Các mạch điều khiển. Tóm lại, một cầu H cho phép cực của nguồn áp đến  mỗi đầu của mấu được điều khiển một cách độc lập. Các dãy điều khiển cho mỗi bước đơn của loại động cơ này được nêu bên dưới, dùng + và - để đại diện cho các cực của nguồn áp được áp vào mỗi đầu của động cơ:  Đầu 1a  + - - + - - - + - - - + - - -       + + - - + + - - + + - - + + - -  Đầu 1b  - - + - - - + - - - + - - - + -       - - + + - - + + - - + + - - + +  Đầu 2a  - + - - - + - - - + - -  + - -       - + + - - + + - - + + - - + + -   Đầu 2b  - - - + - - - + - - - + - - - +       + - - + + - - + + - - + + - - +      Hướng thời gian -->  Chú ý rằng những dãy này giống như trong động cơ nam châm vĩnh cửu đơn cực, ở mức độ lý thuyết, và rằng ở mức độ mạch đóng ngắt cầu H, hệ thống điều khiển cho  hai loại động cơ này là giống nhau. Ngoài ra lưu ý là có rất nhiều chip điều khiển cầu H có một đầu vào điều khiển và một đầu khác để điều khiển hướng. Có loại chip  cầu H kể trên, dãy điều khiển dưới đây sẽ quay động cơ giống như dãy điều khiển nêu  phía trên:  Enable  1   1010101010101010   1111111111111111  Hướng 1   1x0x1x0x1x0x1x0x   1100110011001100  Enable  2   0101010101010101   1111111111111111  Hướng 2   x1x0x1x0x1x0x1x0   0110011001100110      Hướng thời gian -->  Để phân biệt một động cơ nam châm vĩnh cửu hai cực với những động cơ 4 dây biến từ trở, ta đo điện trở giữa các cặp dây. Chú ý là một vài động cơ nam châm vĩnh cửu  có 4 mấu độc lập, được xếp thành 2 bộ. Trong mỗi bộ, nếu hai mấu được nối tiếp với nhau, thì đó là động cơ hai cực điện  thế cao. Nếu chúng được nối song song, thì đó là động cơ hai cực dùng điện thế thấp.  Nếu chúng được nối tiếp với một đầu trung tâm, thì dùng như với động cơ đơn cực điênthế thấp.  Động cơ nhiều pha  Hình 1.4 Một bộ phận các động cơ không được phổ biến như những loại trên đó là động cơ nam châm vĩnh cửu mà các cuộn được quấn nối tiếp thành một vòng kín như hình 1.4.  Thiết kế phổ biến nhất đối với loại này sử dụng dây nối 3 pha và 5 pha. Bộ điều khiển cần  ½ cầu H cho mỗi một đầu ra của động cơ,  nhưng những động cơ này có thể cung cấp  moment xoắn lớn hơn so với các loại động cơ bước khác cùng kích thước. Một vài  động cơ 5 pha có thể xử lý cấp cao để có được bước 0.72 độ (500 bước mỗi vòng). Với một động cơ 5 pha như trên sẽ quay mười bước mỗi vòng bước, như trình bày dưới đây:  Đầu 1  + + + - - - - - + + + + + - - - - - + +  Đầu 2  - - + + + + + - - - - - + + + + + - - -  Đầu 3  + - - - - - + + + + + - - - - - + + + +   Đầu 4  + + + + + - - - - - + + + + + - - - - -   Đầu 5  - - - - + + + + + - - - - - + + + + + -      Hướng thời gian -->  Ở đây, giống như trong trường hợp động cơ hai cực, mỗi đầu hoặc được nối vào  cực dương hoặc cực âm của hệ thống cấp điện động cơ. Chú ý rằng, tại mỗi bước, chỉ  có một đầu thay đổi cực. Sự thay đổi này làm ngắt điện ở một mấu nối vào đầu đó (bởi vì cả hai đầu của mấu có cùng điện cực) và đặt điện áp vào một mấu đang trong trạng thái nghỉ trước đó. Hình dạng của động cơ như hình 1.4, dãy điều khiển sẽ điều khiển động cơ quay 2 vòng. Để phân biệt động cơ 5 pha với các loại động cơ có 5 dây dẫn chính, cần nhớ rằng, nếu điện trở giữa 2 đầu liên tiếp của một động cơ 5 pha là R, thì điện trở giữa hai đầu không liên tiếp sẽ là 1.5R. Và cũng cần ghi nhận  rằng một vài động cơ 5 pha có 5 mấu chia, với 10 đầu dây dẫn chính. Những dây này có thể nối thành hình sao như hình minh hoạ trên, sử dụng mạch điều khiển gồm 5 nửa cầu H, nói cách khác mỗi mấu có thể được điều khiển bởi một vòng cầu H đầy đủcủa nó. Để tránh việc tính toán lý thuyết với các linh kiện điện tử, có thể dùng chip mạch cầu tích hợp  đầy đủ để  tính toán gần đúng. Chương 2. THIẾT KẾ HỆ THỐNG ĐIỀU KHIỂN MOTOR BƯỚC 2.1. Sơ đồ khối Với yêu cầu của đề tài là thiết kế hệ thống điều khiển động cơ bước bằng cách sử dụng chíp vi điều khiển để điều khiển tốc độ động cơ, em xin đưa ra sơ đồ khối như sau: Hình 2.1. Sơ đồ khối hệ thống điều khiển động cơ bước 2.2. Thiết kế các khối 2.2.1. Bộ xử lý Bộ xử lý làm nhiệm vụ nhận tín hiệu điều khiển từ bên ngoài như số bước, tốc độ, hiển thị thông số trên màn hình LCD, điều khiển cho động cơ quay theo thông số nhập vào. Như đã phân tích trong chương 1, ở đây tôi sử dụng vi điều khiển PIC16F877A. Đây là vi điều khiển có 40 chân, với 5 cổng vào ra là Port A (RA0÷RA5), Port B (RB0÷RB7), Port C (RC0÷RC7), Port D (RD0÷RD7), Port E (RE0÷RE2). Nó có 8K Flash ROM và 368 Bytes RAM. Hình 2.2. Sơ đồ nguyên lý của PIC16F877A trong mạch 2.2.2. Khối hiển thị LCD_DM 1602A Hiển thị để dễ dàng trong việc điều khiển. Hình Sử dụng màn hình tinh thể lỏng LCD (Liquid Crytal Display) loại 2 dòng, 16 kí tự LCD1602. Màn hình LCD đã rất phổ biến trên thị trường và việc lập trình cho nó rất đơn giản thêm vào đó là nó có mặt thẩm mĩ rất cao. Sử dụng nguồn nuôi thấp (từ 2, 5 đến 5V). Có thể hoạt động ở hai chế độ 4 bit hoặc 8 bit (trong đề tài này em sử dụng chế độ 4 bit). 2.2.3. Các khối khác Điều khiển ngoài: Để nhập các thông số như tốc độ, số bước, chiều quay cho động cơ, ở đây em sử dụng phím nhấn như hình 2.5. . Hình 2.5. Sơ đồ nguyên lý của từng phím nhấn Bộ ổn định dòng: (ULN 2003) Nhằm mục đích hỗ trợ dòng cho Motor bước, luôn giữ cho dòng cấp vào motor là < 500mA Khối nguồn: Cung cấp nguồn nuôi cho toàn bộ hệ thống. Sơ đồ khối bộ nguồn Dùng IC 7805 để tạo nguồn +5V ổn định cấp toàn mạch cho mạch. Tụ C2 và C3 để lọc nhiễu, diode D3 có nhiệm vụ báo nguồn. Sơ đồ nguyên lý như hình dưới: Hình Sơ đồ nguyên lý nguồn nuôi của mạch 2.2.4. Motor bước Motor bước là đối tượng điều khiển, ở đây em sử dụng loại motor lưỡng cực, có góc quay là 1.8 độ mỗi bước. 2.3. Sơ đồ mạch hệ thống điều khiển Motor bước 2.3.1. Sơ đồ mạch nguyên lý Sơ đồ hệ thống điều khiển như trong hình 2.6. Các thông số như tốc độ, số bước, chiều quay được nhập vào từ các phím bấm, đưa vào bộ xử lý (vi điều khiển PIC 16F877A) qua Port B. Dựa vào các thông số này bộ điều khiển thực hiện hiển thị trên màn hình LCD qua các chân RC0-RC5, đồng thời xuất dữ liệu điều khiển motor qua các chân RD4-RD7, dữ liệu điều khiển này thông qua ULN2003 điều khiển motor quay theo thông số nhập vào. Hình 2.6. 2.3.2. Sơ đồ mạch in Chương 3. LƯU ĐỒ THUẬT TOÁN & LẬP TRÌNH 3.1. Lưu đồ thuật toán 3.2 PHẦN MỀM #include #include #FUSES NOWDT, HS, NOPUT, NOPROTECT, NODEBUG, NOBROWNOUT, NOLVP, NOCPD, NOWRT #use delay(clock=4000000) int32 i,n,x,y,z,h,m,k; int32 l,integral,a; void dkthuan(); void dknguoc(); void stat(); void TANG_GIAM(); void stop(); void lua_chon(); void main() { x=0;h=0; m=0; y=0;n=0; z=0; LCD_init(); LCD_putcmd(0x01); printf(lcd_putchar,"Dieu khien: "); LCD_putcmd(0xC0); printf(LCD_putchar,"MOTOR BUOC"); delay_ms(5000); LCD_putcmd(0x01); LCD_putcmd(0x80); printf(LCD_putchar,"toc do:"); LCD_putcmd(0x88); LCD_putchar(h +0x30); LCD_putcmd(0x89); LCD_putchar(k +0x30); LCD_putcmd(0x8A); LCD_putchar(m +0x30); LCD_putcmd(0x8D); printf(LCD_putchar,"V/P"); LCD_putcmd(0xC0); printf(LCD_putchar,"so buoc:"); LCD_putcmd(0xC8); LCD_putchar(x +0x30); LCD_putcmd(0xC9); LCD_putchar(y +0x30); LCD_putcmd(0xCA); LCD_putchar(z +0x30); LCD_putcmd(0xCD); printf(LCD_putchar,"B"); while(true) { //stop(); TANG_GIAM(); stat(); } } //=======//========//======//=====//=========================== Void TANG_GIAM() { If(input(pin_b4)) {x=x+1; delay_ms(100); if(x>=10) {x=0; LCD_putcmd(0xC8); LCD_putchar(x +0x30);} else {LCD_putcmd(0xC8); LCD_putchar(x +0x30);} } If(input(pin_b3)) {y=y+1; delay_ms(100); if(y>=10) {y=0; LCD_putcmd(0xC9); LCD_putchar(y +0x30);} else { LCD_putcmd(0xC9); LCD_putchar(y +0x30);} } If(input(pin_b2)) {z=z+1; delay_ms(100); if(z>=10) {z=0; LCD_putcmd(0xCA); LCD_putchar(z +0x30);} else { LCD_putcmd(0xCA); LCD_putchar(z +0x30);} } If(input(pin_b5)) {h=h+1; delay_ms(100); if(h>=10) {h=0; LCD_putcmd(0x88); LCD_putchar(h +0x30);} else {LCD_putcmd(0x88); LCD_putchar(h +0x30);} } If(input(pin_b6)) {k=k+1; delay_ms(100); if(k>=10) {k=0; LCD_putcmd(0x89); LCD_putchar(k +0x30);} else { LCD_putcmd(0x89); LCD_putchar(k +0x30);} } If(input(pin_b7)) {m=m+1; delay_ms(100); if(m>=10) {m=0; LCD_putcmd(0x8A); LCD_putchar(m +0x30);} else { LCD_putcmd(0x8A); LCD_putchar(m +0x30);} } } void stat() { If(input(pin_b1)) { dkthuan(); } If(input(pin_b0)) { dknguoc(); } } void stop() { output_d(0); delay_ms(100); } void dknguoc() {n=x*100+y*10+z;l=h*100+k*10+m;a=600/l; for (i=0;i<=n;(++i)) { output_d(0x80); delay_ms(a); output_d(0x40); delay_ms(a); output_d(0x20); delay_ms(a); output_d(0x10); delay_ms(a); } } void dkthuan() {n=x*100+y*10+z;l=h*100+k*10+m;a=600/l; for (i=0;i<=n;++i) { output_d(0x10); delay_ms(a); output_d(0x20); delay_ms(a); output_d(0x40); delay_ms(a); output_d(0x80); delay_ms(a); } } Tµi liÖu tham kh¶o 1. NguyÔn T¨ng C­êng, Phan Quèc Th¾ng, CÊu tróc vµ lËp tr×nh hä Vi §iÒu khiÓn 8051, Nhµ xuÊt b¶n khoa häc vµ Kü ThuËt. 2 NguyÔn M¹nh Giang, CÊu tróc, lËp tr×nh ghÐp nèi vµ øng dông cña Vi §iÒu KhiÓn, nhµ xuÊt b¶n Lao §éng – X· Héi. 3. Ph¹m Minh Hµ(2004), Kü thuËt m¹ch ®iÖn tö, Nhµ xuÊt b¶n Khoa häc vµ kü thuËt. 4. Ng« DiÖn TËp, Vi §iÒu KhiÓn trong ®o l­êng vµ ®iÒu khiÓn tù ®éng, Nhµ xuÊt b¶n Khoa Hoc vµ Kü ThuËt, Hµ Néi. 5. Hä Vi §iÒu KhiÓn 8051, Tèng V¨n ON, nhµ XuÊt b¶n Lao §éng vµ X· Héi. 6. C¸c b¹n cã thÓ truy cËp c¸c trang Web rÊt hay cña ViÖt Nam nh­ : www.dientuvietnam.net www.picvietnam.com www.dientuvienthong.net www.vagam.dieukhien.net www.duyphi.phpnet.us/index.htm Pin Name DIP Pin# PLCC Pin# QFT Pin# I/O/P Type Buffer Type Description RA0/AN0 2 3 19 I/O TTL PORTA là port vào ra hai chiều. RA0 có thể làm ngõ vào tuơng tự thứ 0. RA1/AN1 3 4 20 I/O TTL RA1 có thể làm ngõ vào tuơng tự thứ 1 RA2/AN2/VREF – 4 5 21 I/O TTL RA2 có thể làm ngõ vào tuơng tự 2 hoặc điện áp chuẩn tương tự âm. RA3/AN3/VREF + 5 6 22 I/O TTL RA3 có thể làm ngõ vào tuơng tự 3 hoặc điện áp chuẩn tương tự dương. RA4/T0CKI 6 7 23 I/O ST RA4 có thể làm ngõ vào xung clock cho bộ định thời Timer0. RA5//AN4 7 8 24 I/O TTL RA5 có thể làm ngõ vào tương tự thứ 4 Pin Name DIP Pin# PLCC Pin# QFT Pin# I/O/P Type Buffer Type Description RB0/INT RB1 RB2 33 34 35 36 37 38 8 9 10 I/O I/O I/O TTL/ST(1) TTL TTL PORTB là port hai chiều. RB0 có thể làm chân ngắt ngoà RB3/PGM 36 39 11 I/O TTL RB3 có thể làm ngõ vào của điện thế được lập trình ở mức thấp. RB4 RB5 RB6/PGC RB7/PGD 37 38 39 40 41 42 43 44 14 15 16 17 I/O I/O I/O I/O TTL TTL TTL/ST(2) TTL/ST(3) Interrupt-on-change pin. Interrupt-on-change pin. Interrupt-on-change pin hoặc In-Crcuit Debugger pin . Serial programming clock. Interrupt-on-change pin hoặc In-Crcuit Debugger pin . Serial programming data . Pin Name DIP Pin# PLCC Pin# QFT Pin# I/O/P Type Buffer Type Description RC0/T1OSO/T1CKI 15 16 32 I/O ST PORTC là port vào ra hai chiều. RC0 có thể là ngõ vào của bộ dao động Timer1 hoặc ngõ xung clock cho Timer1 RC1/T1OSI/CCP2 16 18 35 I/O ST RC1 có thể là ngõ vào của bộ dao động Timer1 hoặc ngõ vào Capture2/ngõ ra compare2/ngõ vào PWM2. RC2/CCP1 17 19 36 I/O ST RC2 có thể ngõ vào capture1/ngõ ra compare1/ngõ vào PWM1 RC3/SCK/SCL 18 20 37 I/O ST RC3 có thể là ngõ vào xung RC4/SDI/SDA 23 25 42 I/O ST Clock đồng bộ nội tiếp/ngõ ra trong cả hai chế độ SPI và I2C RC4 có thể là dữ liệu bên trong SPI(chế độ SPI) hoặc dữ liệu I/O(chế độ IC). RC5/SDO 24 26 43 I/O ST RC5 có thể là dữ liệu ngoài SPI(chế độ SPI) RC6/TX/CK 25 27 44 I/O ST RC6 có thể là chân truyền không đồng bộ USART hoặc đồng bộ với xung đồng hồ RC7/RX/DT 26 29 1 I/O ST RC7 có thể là chân nhận không đồng bộ USART hoặc đồng bộ với dữ liệu. Pin Name DIP Pin# PLCC Pin# QFT Pin# I/O/P Type Buffer Type Description RD0/PSP0 RD1/PSP1 RD2/PSP2 RD3/PSP3 RD4/PSP4 RD5/PSP5 RD6/PSP6 RD7/PSP7 19 20 21 22 27 28 29 30 21 22 23 24 30 31 32 33 38 39 40 41 2 3 4 5 I/O I/O I/O I/O I/O I/O I/O I/O ST/TTL(3) ST/TTL(3) ST/TTL(3) ST/TTL(3) ST/TTL(3) ST/TTL(3) ST/TTL(3) ST/TTL(3) PORTD là port vào ra hai chiều hoặc là parallel slave port khi giao tiếp với bus của bộ vi xử lý. Pin Name DIP Pin# PLCC Pin# QFT Pin# I/O/P Type Buffer Type Description RE0//AN5 8 9 25 I/O ST/TTL(3) PORTE là port vào ra hai chiều. RE0 có thể điều khiển việc đọc parrallel slave port hoặc là ngoc vào tương tự thứ 5. RE1//AN6 9 10 26 I/O ST/TTL(3) RE1 có thể điều khiển việc ghi parallel slave port hoặc là ngõ vào tương tự thứ 6. RE2//AN7 10 11 27 I/O ST/TTL(3) RE2 có thể điều khiển việc chọn parallel slave port hoặc là ngõ vào tương tự thứ 7