Đồ án Hoạt động của hệ thống radar

ight D Nó được sử dụng cho việc cập nhật chức năng lọc theo môi trường nhiễu. Clutter Sensor Đầy ra của bản đồ này được sử dụng để xác định mức ngưỡng phát hiện trong phát hiện mục tiêu và cho việc xoá phát hiện thời tiết. Đây cũng là loại bản đồ động ,tự động cập nhật. Nó cũng sử dụng chung mạch nạp với bản đồ WSM. 4.4. Bộ CAFFE (Continous Adaptive Fir Filter Extractor) Bộ CAFFE thực chất gồm nhiều bộ lọc FIR để lọc tần số Doppler của tín hiệu phản xạ về. Nó là mạch phân tích tần số Doppler được thêm vào tần số tín hiệu do sự chuyển động của mục tiêu. Các tín hiệu này có tần số Doppler nằm trong một dải tần xác định. Dải tần này thường là từ 0 đến 5KHz. Dải tần này sẽ được chia nhỏ ra và mỗi bộ lọc FIR sẽ đảm nhiệm việc lọc một dải tần Doppler nhỏ. Bộ CAFFE thường gồm từ 6 đến 12 bộ lọc (tuy nhiên số bộ lọc có thể nhiều hơn hay ít hơn tuỳ thuộc vào hệ thống). Bộ CAFFE gồm có: Khối vào Ba bộ nhớ Ping Pong A, B, C Mạch định thời và chuyển địa chỉ bộ nhớ Bộ nhân và tổng (Mutiplier and Accumulator) Mạch trọng số Khối lấy dữ liệu ra (Modulus Extracter) mạch trọng số khối vào PING PONG “A” PING PONG “B” PING PONG “C ” MAC “A” MAC “B” MAC “C” Khối xắp xếp lại pha mạch định thời và địa chỉ bộ nhớ mođun lấy dữ liệu ra mã bộ lọc bản đồ trọng số tia quét Hình 5.2 Bộ CAFFE 4.5. Một số chức năng phụ của bộ xử lí tín hiệu 4.5.1. Bộ phát hiện nhiễu không đồng bộ Mạch này cho phép tách và loại bỏ các giao thoa, nhiễu không đồng bộ. Một đặc điểm trong giao thoa, nhiễu là nó không tương quan với tần số. Do vậy nó không bao giờ nằm trong cùng một lần quét cự li khối sau lần quét trước. Để phân biệt giao thoa, nhiễu từ một tín hiệu được tạo ra bởi một mục tiêu thì cùng khối cự li phải được phân tích quét liên tiếp và giá trị cao nhất được xác định cùng trong cùng một khối cự li. Nếu không loại bỏ hiện tượng này thì sẽ dẫn đến việc tăng tỉ lệ cảnh báo sai. Các nhiễu thường không tương quan với tần số Doppler (làm cho các bộ lọc FIR đều đưa ra biên độ tín hiệu lớn) và khoảng cách (không xuất hiện trong cùng một cự li trong các lần quét). Để biết được nhiễu xuất hiện thì biên độ tín hiệu nhận được của một nhóm tín hiệu phải được phân tích để lấy ra giá trị cực đại và phải tính toán giá trị trung bình của nó. Nếu như tỉ số cực đại/trung bình lớn hơn một ngưỡng xác định thì thông báo “có thể có nhiễu không đồng bộ “ được đưa ra. 4.5.2. Tự động điều khiển độ tăng ích (Automatic gain Control) Việc tự động điều khiển độ tăng ích của máy thu radar được thể hiện trong mạch IF trong phần thu tương tự. Tuy nhiên việc tính toán hệ số tăng ích lại được điều khiển bởi bộ xử lí tín hiệu. Hoạt động của AGC trong việc tính toán tín hiệu tăng ích chuẩn cho kênh mục tiêu và thời tiết là như nhau. Trong suốt quá trình quét của anten AGC tính tín hiệu tăng ích để cung cấp cho mạch IF. Những tín hiệu này cũng được sử dụng cung cấp cho việc tính hệ số tăng ích cho lần quét sau. Việc tính toán AGC có thể tóm tắt như sau: Đầu tiên, nó tính mức nhiễu có thể trong một cell AGC giả thuyết Sau đó nó tìm giá trị nhỏ nhất cho cell được tìm ra trong một lần quét Giá trị này sẽ bị trừ đi bởi mức nhiễu được thiết lập trước Kết quả tổng hợp được so sánh với tín hiệu AGC chuẩn được tính ra trong lần quét trước và tín hiệu chuẩn mới sẽ được tìm ra Giá trị này sẽ được lưu vào một bộ nhớ để sử dụng trong toàn bộ thời gian trong lần quét kế tiếp. 5. Bộ xử lí dữ liệu ( Data Processor ) (Tham khảo phụ lục hình 7) Bộ này có hai chức năng chính là: - Lấy ra các thông tin từ tín hiệu mục tiêu và tín hiệu thời tiết - Điều khiển và quản lí các thiết bị radar Bộ xử lí dữ liệu dựa trên phần vi xử lí có thể lập trình được (nhanh, xử lí trong thời gian thực) hoạt động ở tốc độ cao. Bộ xử lí dữ liệu sẽ gửi các lệnh và thu dữ liệu hay trạng thái của các khối sau: - Máy phát Solid State - Khối Anten - Khối thu RF/IF - Khối tạo tần số Stalo - Khối xử lí tín hiệu - Các pannel điều khiển công suất - Khối xử lí trung tâm của radar Bộ xử lí dữ liệu được tạo nên từ các phần sau: - Bộ xử lí trong thời gian thực ( Bộ vi xử lí có thể lập trình được) - Các giao diện cơ bản - Các giao diện dành riêng Để xử lí các thông tin nhận được , bộ xử lí dữ liệu được cung cấp các phần mềm chức năng cho việc xử lí. Các phần mềm cũng được chia làm hai loại. Một loại dành cho việc xử lí các thông tin về mục tiêu và thời tiết, một loại dành cho việc điều khiển và quản lí radar. 5.1. Phần vi xử lí có thể lập trình được (Micro-programable Processing Section) (Phụ lục hình 8) Phần vi xử lí có thể lập trình được của bộ xử lí dữ liệu được tạo nên bởi hai khối vi xử lí có thể lập trình được MPU-1/MPU-2(Micro-programmable Processor Unit), một bộ nhớ cổng kép DPM (Dual Port Memory) hai khối hỗ trợ phụ ASU (Auxiliary Support Units) và hai bộ nhớ chương trình PRM1/PRM2 (Program Memory). Trong đó hai bộ MPU-1/MPU-2 có sử dụng công nghệ xử lí bit-slice (dùng đơn vị là các bit nhị phân). MPU-1 là bộ xử lí chính (Master) trong khi MPU-2 là bộ xử lí phụ (Slave hay còn gọi là bộ xử lí kết hợp). Chúng giống hệt nhau về phần cứng nhưng khác nhau về chương trình nạp được sử dụng. Cả hai bộ nhớ đều sử dụng chung một DPM. Nó cung cấp một dung lượng 144 Kb của bộ nhớ RAM, PROM và EEPROM Các khối ASU tăng khả năng của các khối vi xử lí có thể lập trình được bao gồm khả năng truy nhập một cách trực tiếp DMA, khả năng ngắt, khả năng đọc ghi của PRM và việc mở rộng các ngăn chứa trong mỗi bộ nhớ dữ liệu. Khối PRM1 và PRM2 cung cấp 64K x 24 bit (192 Kbyte) các lệnh cho mỗi bộ nhớ. Tổng số có 128Kwords được lưu trong bộ nhớ PROM. 5.1.1. Khối vi xử lí có thể lập trình được (Micro-programable Processing Unit MPU-1) Bộ MPU-1 là khối có thể lập trình được, được thiết kế cho các ứng dụng số và có thể được sử dụng như một bộ điều khiển trung tâm trong nhiều ứng dụng. Bộ MPU-1 sử dụng một bus 16 bit dữ liệu (DABU), một bus lệnh 24bit (INST) và một bus địa chỉ chương trình 12 bit ( PRAD). Bộ MPU được chia làm hai phần: - Phần chương trình và điều khiển - Phần dữ liệu Bộ nhớ chương trình được định địa chỉ bởi bus PRAD, bộ nhớ dữ liệu được định địa chỉ bởi bus ADDA. Cả hai bus này đều hoạt động ở tốc độ rất cao. Phần chương trình và điều khiển Bộ xử lí dữ liệu được điều khiển bởi bộ nhớ chương trình của MPU-1 trong bộ nhớ PROM. Bộ nhớ PROM bao gồm các từ gọi là các vi lệnh. Bộ nhớ PROM (4Kx24bit) được định địa chỉ với 12 bit từ bus địa chỉ chương trình (PRAD 0 á 11). Các bit trong các vi lệnh định nghĩa cho các hoạt động được thi hành. Những hoạt động này có thể là các phép tính logic hay toán học hay để thực hiện các bước nhảy tới thực hiện các lệnh khác trong chương trình. Các vi lệnh 24 bit cũng bao gồm các bit thể hiện địa chỉ của vi lệnh kế tiếp trong bộ nhớ chương trình. Bộ vi điều khiển chương trình điều khiển việc thực hiện các vi lệnh chứa trong bộ nhớ chương trình. Điều khiển này được thực hiện bởi việc phát địa chỉ 12 bit (PRAD 0 á 11) của vi lệnh kế tiếp. Các địa chỉ được phát theo 4 dạng sau: Địa chỉ trước tăng lên 1 Một địa chỉ mới tới từ nguồn bên ngoài Một địa chỉ được nhớ trong bộ vi điều khiển chương trình trong suốt một vi lệnh trước đó Từ một ngăn xếp 5 mức có trong thành phần Phần dữ liệu Bộ nhớ dữ liệu được tạo bởi 1Kx16 bit RAM và 2Kx16 bit PROM. Địa chỉ cho các vùng nhớ được đánh từ 0 tới 11 trong 16 bit của bus ADDA và bit 12 tới 15 không được sử dụng. Bit 10 và 11 thiết lập các phần nhớ được đánh địa chỉ. Khối ALU thực hiện các phép tính số học và logic đối với các dữ liệu chứa trong thanh ghi lưu trữ và trong bộ nhớ dữ liệu. Thanh ghi lưu trữ là đích tạm thời của các kết quả tới từ bộ ALU . Giao diện vào/ra Các thiết bị ngoại vi của bộ xử lí dữ liệu được đánh địa chỉ bằng việc sử dụng các hệ thống bản đồ nhớ. Bộ MPU-1 coi các bản mạch in là một phần của bộ nhớ dữ liệu và chúng được đánh địa chỉ với các bus ADDA. Tín hiệu ENADD chỉ ra đích của địa chỉ có mặt trên bus ADDA. Nếu tín hiệu ADDA ở mức 1 thì địa chỉ có liên quan đến bộ nhớ chương trình, nếu ở mức 0 thì địa chỉ đó gắn với bộ nhớ dữ liệu hay tới một thiết bị ngoại vi. Sự trao đổi dữ liệu giữa MPU-1 và các mạch in được thực hiện trên bus dữ liệu (DABU). Việc định thời cho việc trao đổi dữ liệu vào/ra được thực hiện qua các tín hiệu SICLO (tín hiệu đồng hồ của hệ thống), COMMAND và ENDAB. Bất cứ khi nào một thiết bị ngoại vi nhận ra nó được đánh địa chỉ nó sẽ gửi tín hiệu Ready tới MPU-1. Tín hiệu Wait được sử dụng để mở rộng thời gian làm việc của chu kì dữ liệu. 5.1.2. Khối hỗ trợ phụ ASU (Auxiliary Support Unit) Khối ASU cho phép mở rộng dung lượng địa chỉ của MPU-1 và MPU-2 lên tới 64K của các bộ nhớ dữ liệu và chương trình. Khối ASU quản lí chức năng truy nhập trực tiếp DMA, chức năng ngắt và bao gồm giao diện cho phép kết nối tới thiết bị ngoài như máy tính các nhân , VDU, ổ mềm để kết nối với bộ xử lí dữ liệu. Chức năng chính của ASU gồm: Ghi và phục hồi lôgic Trong khi nhảy tới lệnh tiếp, có hay không có việc quay lại hay ngắt chương trình thì các địa chỉ chương trình liên tiếp sẽ không được thực hiện mà được ghi lại và khôi phục khi hoạt động này kết thúc. Trong trường hợp có ngắt thì nội dung các thanh ghi lưu trữ, thanh ghi chỉ số và các thanh ghi thích hợp khác tới MPU-1 đều được lưu trữ, ghi lại. Ngắt chương trình Có hai kiểu ngắt chính: - Ngắt do người sử dụng , được yêu cầu bởi một thiết bị ngoại vi (giao diện chuẩn hoặc dành riêng) phát ra một tín hiệu ngắt do đối tương sử dụng INTU - Phục vụ ngắt, phát ra từ bên trong bởi ASU phát ra một tín hiệu phục vụ ngắt INTS. Chức năng khoá được cung cấp cho cả hai loại ngắt INTU và INTS. Có 3 loại khoá khác nhau: - Khoá đối với người sử dụng (LKU), nó chỉ ngăn gọi ngắt phát từ các thiết bị ngoại vi (đối với người sử dụng) - Khoá phục vụ (LKS), chỉ thực hiện cấm đối tượng sử dụng và phục vụ sau khi có gọi phục vụ ngắt. - Khoá tự động (LKA), nó được phát sau khi có gọi phục vụ ngắt hoặc ngắt do người sử dụng để bảo vệ việc ghi thường nhật . LKA không được điều khiển bằng chương trình. Một ngắt có thể bị bỏ qua bởi một ngắt khác có độ ưu tiên cao hơn. Truy nhập bộ nhớ trực tiếp ( Direct Memory Access) DMA Bất cứ khi nào một thiết bị ngoại vi yêu cầu truy nhập bộ nhớ trực tiếp, nó sẽ gửi một tín hiệu yêu cầu truy nhập DMAREQ tới ASU. Tín hiệu DMAREQ không thể tăng địa chỉ chương trình của bộ nhớ chương trình và không thể ngăn khối MPU-1 khỏi việc thu bất kì chương trình ngắt nào. DMA có mức ưu tiên cao hơn bất kì ngắt nào khác. Việc truy nhập DMA nên thực hiện khi ngắt đang được xử lí , lúc đó ngắt sẽ bị trễ một chu kì máy để cho việc truy nhập DMA có thể thực hiện. Với một chu kì truy nhập ban đầu, các bus địa chỉ và dữ liệu và các tín hiệu bắt đầu PUT và kết thúc ENDADD không được sử dụng tín hiệu DISBU(bằng DMAREQ trễ một chu kì máy), để cho phép thiết bị ngoại vi có yêu cầu truy nhập DMA sử dụng các đường truy nhập. Logic điểm ngắt Nó được sử dụng trong giai đoạn triển khai phần mềm để kiểm tra xem liệu rằng chương trình có làm việc đúng chức năng hay không. Chú ý rằng bộ nhớ gián đoạn được đặt trên bộ nhớ PRM-1, do vậy tín hiệu ngắt là đến từ bộ nhớ PRM-1 5.1.3. Bộ nhớ chương trình (Program Memory PRM-1) Bảng mạch in PRM-1 chứa phần mở rộng của bộ nhớ chương trình cho MPU-1. Bộ nhớ được chứa trên PRM-1 được tạo bởi các bộ nhớ EPROMS 8K x 8bits và dung lượng của nó là 64K x 24 bits (tương đương với các vi lệnh MPU, INSTR 0 á 23). Địa chỉ của PROM có được từ bus địa chỉ chương trình PRAD 0 á15, một phần từ MPU-1 (PRAD 0 á 11) và một phần được phát trong PRM-1. MPU-1 có thể đánh địa chỉ lên tới 12 bit của chương trình (PRAD 0 á11) tương đương với các vùng nhớ 4K của nó. Để mở rộng địa chỉ đến các vùng nhớ 64K, các bit 12 đến 15 của bus địa chỉ chương trình PRAD phải được phát ra bởi chương trình trên bộ nhớ chương trình PRM-1. Các bit này được kết hợp với các bit từ bộ vi xử lí MPU-1 để tạo ra từ nhớ 16 bit (INPR 0 á15). Tại đầu ra của bộ nhớ PROM ta có thể nhận được các từ nhớ có độ dài 24 bit để tạo thành các lệnh (INSTR 0 á 23). Các lệnh 24 bit được gửi tới khối vi xử lí MPU-1, tới khối hỗ trợ ASU và tới khối mở rộng bộ nhớ chương trình PME (Programe Memory Expander). Bộ nhớ gián đoạn trên mạch in PRM-1 (64K x 1 bit) được sử dụng để nhận dạng xem liệu rằng một bước hay một địa chỉ đặc biệt nào đã đến trong chương trình. 5.1.4. Các khối MPU-2, ASU, PRM-2 Các bản mạch này phần cứng đều giống với MPU-1, ASU và PRM-1. Chúng được sử dụng để thực hiện một phần của quá trình vi xử lí khi khối vi xử lí MPU-1 không thể thực hiện tất cả mọi việc. Hoạt động của chúng cũng như hoạt động của MPU-1, ASU, PRM-1. Duy chỉ có một điểm khác biệt là các bus I/O của bộ xử lí kết hợp (MPU-2) không có giao diện với các thiết bị ngoại vi khác trừ với bộ nhớ cổng kép DPM. 5.1.5. Bộ nhớ cổng kép DPM (Dual port memory) DPM thể hiện cho việc mở rộng bộ nhớ dữ liệu và được sử dụng bởi cả hai bộ xử lí MPU-1, MPU-2. DPM được cấu tạo từ các bộ nhớ RAM, EPROM, EEPROM. Bộ nhớ RAM được sử dụng như bộ nhớ dữ liệu tạm thời. Bộ nhớ EEPROM đảm bảo dữ liệu không bị mất đi khi tắt máy còn bộ nhớ EPROM được sử dụng để lưu các tham số cài đặt chuẩn. Bảng mạch DPM cho phép khả năng mở rộng địa chỉ của bộ vi xử lí MPU-1 (64K với 16 bit từ bus địa chỉ ADDA) lên tới 1 Mb. Dung lượng nhớ địa chỉ cực đại của DPM là 256 Kword. Trong bộ nhớ này chỉ có 16K đầu tiên là địa chỉ trực tiếp còn phần còn lại là địa chỉ theo kiểu chuyển mã( gián tiếp). Các địa chỉ gián tiếp được tổ chức theo các 8 bit được sử dụng như một chip lựa chọn (CS) và 15 bit địa chỉ của bộ nhớ dữ liệu. Do đó bộ nhớ được tổ chức thành 8 bank mỗi bank là 32 K. Toàn bộ dung lượng 256K không được sử dụng hết cho bộ nhớ cổng kép DPM. Vì bộ nhớ là sự kết hợp của 64K RAM, 64K EPROM, 16K EEPROM nên chỉ 7 bank sẽ được sử dụng và không phải là tất cả 32K. Do đó dung lượng tổng của bộ nhớ là 144Kword. Khối logic định thời và quyết định của DPM sẽ đưa ra các mức ưu tiên truy nhập tới bộ vi xử lí chủ (MPU-1) với bộ vi xử lí tớ (MPU-2) . MPU-2 chỉ giành được quyền truy nhập khi không có một yêu cầu truy nhập nào từ MPU-1. Trước khi MPU-2 nhận được quyền truy nhập, nó phải duy trì một khoảng thời gian cho một chu kì lệnh, nếu yêu cầu là do MPU-1 đưa đến trong khi MPU-2 đã giành quyền truy nhập thì MPU-1 phải đợi đến khi MPU-2 kết thúc truy nhập. Từ bộ logic quyết định và định thời sẽ đưa ra một tín hiệu SEL, nó ra lệnh cho một bộ ghép địa chỉ để chọn MPU-1 hay MPU-2 cho quá trình truy nhập bộ nhớ. Thời gian truy nhập bộ nhớ thay đổi phụ thuộc vào loại bộ nhớ cần truy nhập. Các bộ nhớ EEPROM, RAM và EPROM (48K mã yêu cầu, địa chỉ gián tiếp) có các lần truy nhập khác nhau với 16K đầu tiên không cần chuyển mã (địa chỉ trực tiếp). Bộ Logic quyết định và định thời sẽ nhận nhiều loại tín hiệu từ MPU-1&MPU-2 và một trong đó là tín hiệu xoá MCO (Master Clear). Nó được phát từ bộ xử lí MPU-1 cho giá trị trạng thái đầu của sự phân phối. Bộ nhớ gián đoạn bao gồm 64K x 1bit RAM giành riêng được định địa chỉ bởi MPU-1 (16 bit từ ADDA). Logic điều khiển việc ghi và đọc của bộ nhớ gián đoạn được đặt trong bảng mạch in ASU để có thể chuyển tới bộ nhớ DPM, tín hiệu OUTAD điều khiển sự lựa chọn đọc và ghi của RAM. Dữ liệu ghi trong RAM đến từ khối dự phòng ASU trên đường TRAS, trong khi dữ liệu đọc được gửi tới ASU qua đường TRAAD. 5.2. Phần giao diện hệ thống và radar Đây là phần của bộ xử lí dữ liệu để kết nối với các thiết bị radar khác hay với các thiết bị hệ thống khác. Phần này được tạo bởi các giao diện của bộ xử lí MPU-1. Các giao diện này có thể được chia làm hai phần: - Các giao diện chuẩn - Các giao diện dành riêng 5.2.1 Giao diện chuẩn (Standard Interfaces) Đây là các giao diện có sẵn trong bộ xử lí dữ liệu mà có thể được sử dụng cho các chức năng chuẩn như giao diện với các sự kiện trong thời gian thực và mạng cục bộ. Có ba giao diện chuẩn có sẵn trong bộ xử lí dữ liệu là: - Bộ định thời có thể lập trình được - Khối tạo dạng bản tin đầu vào - Giao diện mạng chính 5.2.1.1. Bộ định thời có thể lập trình được (Programable Timing Generator - PTG) Bảng mạch in PTG là một giao diện của bộ xử lí MPU-1. Nó nhận các bản tin từ MPU-1 (khối điều khiển PTG phát ra các sự kiện định thời trong chu kì PRT tiếp theo). Các bản tin được nhớ vào hai ngăn xếp FIFO (một cho cự li/một cho sự kiện). Bộ định thời PTG gửi các lệnh (cho việc phát các sự kiện theo thời gian) trên một bus, một mã 0 á15, trong chu kì lặp xung PRT, khi mà cự li được lập trình của sự kiện bằng cự li hiện thời. Thông tin về cự li hiện thời được tạo ra tới bộ định thời PGT qua bảng mạch IMF. Các bản tin được gửi từ MPU-1 tới mạch PTG được tạo bởi hai từ được ghi trong một nửa bộ nhớ RAM. Bộ nhớ RAM được chia làm hai phần cho phép bộ xử lí ghi vào trong một nửa của RAM và đọc bản tin được ghi vào trong nửa còn lại và chuyển chúng tới FIFO. Vai trò của hai nửa này được chuyển đổi trong mọi PRT. Bộ MPU-1 giao tiếp với PTG bởi tín hiệu IOF. Nó đánh địa chỉ PTG qua bus ADDA và giao tiếp với nó. Các bit ADDA 10 á15 được so sánh với mức HLEV3. Các bit ADDA phải tương đương với HLEV3 thì việc giải mã IOF được gửi lên bus dữ liệu DABU có thể thực hiện . Xung CPI- trigger và thời gian cơ sở Time Base Reset cũng được phát bởi bộ định thời PTG. Xung TBR có mục đích là khởi tạo bộ đếm cự li trên khối tạo bản tin đầu vào IMF để tạo nên lần quét mới đầu tiên. 5.2.1.2. Khối tạo dạng bản tin đầu vào (IMF : Input Messages Formatter) Hình 5.3 Khối tạo dạng bản tin đầu vào Bảng mạch in IMF là một giao diện của bộ vi xử lí MPU-1. Nhiệm vụ chính của nó là đưa tới các sự kiện xảy ra trong thời gian thực bên ngoài bộ xử lí dữ liệu. Các sự kiện có thể là việc tách mục tiêu, là sự xuất hiện của xung phát thay đổi góc phương vị ACP hay xung chính bắc. Thông tin trong các sự kiện theo thời gian sẽ được truyền theo một khuôn dạng chuẩn. Khuôn dạng này chỉ ra hai từ mã 16 bit . Từ thứ nhất chứa một mã và thông tin tổng hợp về một tình huống cụ thể, từ còn lại là thời gian đến của sự kiện. Có 7 sự kiện theo thời gian. Các bản tin liên quan tới chúng được chứa trong một ngăn xếp FIFO có dung lượng 64word x 32 bit. Đầu ra của bộ FIFO được truyền tới MPU-1 bằng truy nhập trực tiếp DMA hoặc bằng ngắt chương trình phụ thuộc vào loại sự kiện. Các phần tạo thành khối IMF được mô tả như sau: Bộ đếm cự li và bộ phát xung clock Bộ đếm cự li gắn trên bản mạch IMF được định thời theo xung clock của radar 2CKRAD (T=1/2 rb). Xung clock có thể được phát bằng nguồn thạch anh bên trong hoặc đến từ một nguồn khác bên ngoài. Bộ đếm được khởi động bằng tín hiệu khởi động theo thời gian. Khối đếm này đưa ra dữ liệu về cự li và các xung đồng hồ cần cho các giao diện của bộ vi xử lí MPU-1. Điều khiển ghi và mức logic ưu tiên Khối này nhận tới 8 yêu cầu ghi (trong đó 7 là các sự kiện thời gian xảy ra bên ngoài và 1 sự kiện là từ IMF). Khi mà xuất hiện hơn một yêu cầu thì khối này thiết lập một mức ưu tiên để phục vụ các yêu cầu. Các yêu cầu có mức ưu tiên giảm dần từ RQ1 đến RQ8 (RQ1 là yêu cầu có mức ưu tiên cao nhất). Khi có các tín hiệu REQ thì logic ưu tiên sẽ truyền một tín hiệu nhận biết ACK đi. Khi một sự kiện được ghi vào FIFO thì yêu cầu REQ tương ứng của nó sẽ đi đến khối tạo bản tin đầu vào IMF. Nếu như không có một tín hiệu yêu cầu REQ nào khác có mức ưu tiên cao hơn xuất hiện thì tín hiệu nhận biết ACK sẽ được phát bởi bộ IMF và hai từ nhớ 16 bit được đọc từ thiết bị ngoại vi được ghi vào trong bộ FIFO theo dạng sau: Một mã sự kiện được đưa tới bởi khối điều khiển ghi và logic ưu tiên và một dữ liệu tương ứng với sự kiện (MEBUS 3-15) được ghi vào bộ chứa sự kiện EVENT FIFO. Trong ngăn xếp cự li RANGE FIFO, thời gian tới của sự kiện sẽ được ghi lại. Cả hai thông tin được ghi với một tín hiệu điều khiển SIN được phát bởi bộ điều khiển ghi và logic ưu tiên. Hai từ 16 bit trong FIFO được gửi lên trên bus dữ liệu DABU( 0á15) một cách liên tục, đầu tiên là cự li sau đó là sự kiện. Do vậy tất cả mọi sự kiện ghi trong FIFO được truyền qua máy tính với nhau với thời gian mà trong đó sự kiện xảy ra suốt cả chu kì PRT. Việc truyền hai từ nhớ này từ FIFO được thực hiện bởi tín hiệu SOUT từ khối giải mã IOF (chức năng vào/ra)và nhận dạng địa chỉ. Nhận dạng địa chỉ và giải mã IOF Khối này nhận ra các địa chỉ của chúng khi chúng được gửi bởi MPU-1. MPU-1 sử dụng bus địa chỉ ADDA 0á15 để gửi địa chỉ khối tạo bản tin đầu vào và IOF. Các bit 3-15 của ADDA được sử dụng để gửi địa chỉ IMF còn các bit 0-2 được sử dụng để gửi địa chỉ IOF. Địa chỉ IOF thu được sẽ được giải mã bởi khối này. Phần chính của IOF nhận được bởi IMF được dùng như sau: Nạp các địa chỉ DMA ban đầu Lập trình chế độ trao đổi (dùng DMA hoặc dùng ngắt chương trình) của các sự kiện khác nhau. Cho phép các mã sự kiện và thời gian đến của mã sự kiện vào bus dữ liệu để cho các thông tin này tới bộ vi xử lí MPU-1. Logic điều khiển chuyển đổi giữa DMA/Interupt (ngắt) Khối này quản lí thông tin vận chuyển từ FIFO tới bộ nhớ MPU-1. Nó có các khối logic được lập trình có thể xử lí mọi dữ liệu và định thời cần thiết để chuyển đổi các sự kiện trong một DMA hoặc một chương trình ngắt. Ban đầu bảng mạch in IMF được lập trình bởi MPU-1 để các sự kiện khác nhau có thể được giao tiếp với MPU-1 (bởi DMA hay bởi ngắt chương trình). Khi thông tin được truyền bởi DMA, khối này sẽ gửi tín hiệu yêu cầu truy nhập DMA REQ qua bus điều khiển và đưa tới bus địa chỉ (ADDA) với các địa chỉ khác nhau bắt đầu từ địa chỉ ban đầu được lập trình bởi MPU-1. Khi dữ liệu là để chuyển đổi với MPU-1 bằng các chương trình hoặc ngắt, khối này sẽ gửi tín hiệu ngắt INTU qua bus điều khiển. Sau đó MPU-1 sẽ nhảy tới thủ tục ngắt có chương trình ngắt và sẽ gửi một mã IOF thích hợp để đọc thông tin từ FIFO. Ngăn xếp FIFO cự li và sự kiện Hai bộ FIFO nhận tín hiệu shift-in (là các tín hiệu SIN từ khối logic ưu tiên và điều khiển ghi) và tín hiệu shift-out (SOUT từ khối giải mã IOF và nhận dạng địa chỉ) . Bộ FIFO gửi ra ngoài tín hiệu IR (Input Ready) để thông báo là FIFO chưa đầy và có thể nhận thêm dữ liệu nếu có. Khi tín hiệu IR ở mức thấp thì nó chỉ ra rằng FIFO đã đầy . Tín hiệu OR (Output Ready) từ khối FIFO thông báo rằng có một từ trong FIFO sẵn sàng truyền đi. 5.2.1.3. Giao diện mạng chính MNI (Main Network Interface - MNI) Bảng mạch in MNI là một giao diện vào ra của MPU-1 và nó có thể gửi địa chỉ thông qua bus dữ liệu ADDA. Bảng mạch in MNI đóng vai trò trong việc kết nối giữa bộ xử lí dữ liệu và các thiết bị ngoại vi (như bảng điều khiển, máy phát, CMS,SDP, bộ xử lí dữ liệu của kênh khác). Thông qua các cổng giao tiếp giao diện chính MNI sẽ trao đổi dữ liệu với các đối tượng sử dụng hay các khối. Dữ liệu có thể là báo cáo mục tiêu, các cảnh báo, các trạng thái, điều khiển và các tín hiệu. Giao diện MNI được chia thành các phần chính sau: Giao diện MPU-1, bộ giải mã IOF, bộ định thời và logic mã hoá địa chỉ Bộ nhớ chia sẻ(bộ nhớ dùng chung) Logic cấp phát bộ nhớ dùng chung Bộ xử lí điều khiển đường nối tiếp, bộ giải mã, bộ phát định thời và mã hoá địa chỉ Các khối điều khiển nối tiếp Giao diện nối tiếp Giao diện và điều khiển mạng ETHERNET Giao diện MPU-1, bộ giải mã IOF, bộ định thời và logic mã hoá địa chỉ Giao diện MPU-1 là phần logic chính cho phép trao đổi dữ liệu giữa MNI và bộ xử lí MPU-1. Khối này cho phép nhận dạng địa chỉ MNI khi chúng được gửi bởi MPU-1 để thông tin với MNI. Việc giao tiếp giữa MPU-1 và MNI được thực hiện bởi IOF. Khi việc nhận dạng một địa chỉ được hoàn tất khối này sẽ thực hiện giải mã IOF gửi bởi MPU-1 và phát tín hiệu điều khiển cần thiết cho hoạt động của bộ MPU-1. Bus địa chỉ của MPU-1 chỉ có 16 bit. Nhưng để gửi địa chỉ tới bộ nhớ dùng chung thì lại cần 18 bit. Để khắc phục nhược điểm này, một bộ logic và chuyển mã địa chỉ được sử dụng để đưa ra một địa chỉ 18 bit cần có. Bộ nhớ dùng chung Dữ liệu được trao đổi đến và đi từ MNI được lưu trong bộ nhớ dùng chung. Có ba đối tượng sử dụng bộ nhớ này đó là: ETHERNET, SERIAL LINES-ADSP và MPU-1. MNI gắn kiền với bộ nhớ dùng chung có dung lượng 256word x 16 bit. Mạng Ethernet 1&2, ADSP 2100 serial line Controller và MPU-1 sử dụng chung bộ nhớ này để trao đổi dữ liệu đến và đi từ các thiết bị nói trên. Bộ nhớ này được đọc hoặc ghi bởi một trong các đối tượng trên theo quyền truy nhập được cấp phát bởi bộ cấp phát quyền truy nhập Shared Memory Arbitration Logic. Địa chỉ đầu vào tới bộ nhớ dùng chung luôn được cấp bởi bộ MPU-1 bất chấp việc một trong ba đối tượng trên yêu cầu quyền cấp phát. Các tín hiệu OE (output enable) và WE (write enable) được cấp phát bởi bộ Shared Memory Arbitration Logic. Khối logic cấp phát quyền truy nhập bộ nhớ dùng chung (Shared Memory Arbitration Logic) Để quản lí việc ưu tiên truy nhập bộ nhớ dùng chung, MNI được cung cấp khối cấp phát quyền truy nhập bộ nhớ dùng chung. Khối logic này quản lí yêu cầu đọc/ghi của ba đối tượng sử dụng được nêu trên đối với bộ nhớ dùng chung. Việc cấp quyền truy nhập bộ nhớ dùng chung dựa trên các logic sau: - Khi không có yêu cầu nào, bus địa chỉ vào IAB( input address bus) IAB 0á17 và bus dữ liệu IDB 0á15 tới bộ nhớ dùng chung được cấp cho bộ xử lí MPU-1 - Nếu có bất kì xung đột nào (đồng thời có hơn một đối tượng truy nhập) thì chúng sẽ được giải quyết như sau: + ưu tiên thứ nhất - truy nhập nối tiếp + ưu tiên thứ hai - truy nhập Ethernet + ưu tiên thứ ba - truy nhập MPU-1 Bộ xử lí điều khiển đường nối tiếp, bộ giải mã, bộ định thời, chuyển mã địa chỉ Phần quan trọng nhất của khối này là bộ xử lí điều khiển đường nối tiếp. Nó có bộ vi xử lí có chương trình hoạt động và bộ nhớ chương trình riêng nhưng bộ nhớ dữ liệu của nó lại là bộ nhớ dùng chung với giao diện chính MNI. Thông tin đến và đi từ nó trên bus dữ liệu IDB. Khối này giải mã các hoạt động mà nó phải thực hiện và phát tín hiệu điều khiển và tín hiệu định thời cần thiết cho các hoạt động. Nó cũng phát các tín hiệu cần thiết để gửi cho bộ logic cấp phát quyền truy nhập bộ nhớ dùng chung khi nó phải truy nhập vào bộ nhớ dùng chung. Ngược lại nó cũng thu các tín hiệu điều khiển từ bộ cấp phát quyền truy nhập bộ nhớ dùng chung. Dung lượng địa chỉ của bộ vi xử lí được sử dụng trong khối này chỉ là 14 bit. Nhưng bộ nhớ dùng chung cần địa chỉ 18 bit nên bộ chuyển mã địa chỉ sẽ khắc phục vấn đề này bằng việc cung cấp một dịa chỉ 18 bit có 14 bit địa chỉ trong khối này. Các bộ điều khiển nối tiếp Các bộ điều khiển nối tiếp có khả năng quản lí thông tin nối tiếp theo bốn đường nối tiếp. Thực tế là có hai bộ điều khiển nối tiếp mỗi bộ quản lí hai đường nối tiếp. Dữ liệu gửi ra ngoài bằng đường nối tiếp từ bộ nhớ dùng chung và dữ liệu thu từ các đường nối tiếp lại được gửi đến bộ nhớ này . Dữ liệu nối tiếp đến và đi từ bộ điều khiển nối tiếp sẽ đi qua giao diện nối tiếp (Serial Interface) Giao diện nối tiếp (Serial Interface) Khối giao diện nối tiếp Serial line interface cung cấp bốn đầu ra nối tiếp trong hệ thống giao diện EIA RS-232 hoặc RS-442 để tạo giao diện với các đối tượng sau: - Pannel điều khiển - Bộ xử lí dữ liệu của kênh khác - Máy phát - Bộ phát ảnh Scenario Generator Bộ điều khiển Ethernet và giao diện Ethernet Logic Ethernet và giao diện trong MNI có được bằng việc sử dụng hai bộ điều khiển giao tiếp 82586 (82586 Local Communication Controllers) và hai thành phần giao diện nối tiếp Ethernet 82501 (82501 Ethernet Serial Interface). Các thành phần đều thuộc lớp 1 (lớp kết nối dữ liệu) và lớp 2 (lớp vật lí) của chuẩn Ethernet 802.3 Bộ 82586 là một bộ xử lí kết hợp LAN thông minh có sử dụng giao thức CSMA/CD (truy nhập đa sóng mang có phát hiện đụng độ). Các chức năng của 82586 như sau: - Quản lí giao thức CSMA/CD - Tạo khung - Tạo và tháo gỡ các mào đầu thích hợp - Tạo địa chỉ nguồn - Tạo các mã CRC và kiểm tra - Tốc độ baud 10 Mbit/s Bộ 82586 với quá trình xử lí có khả năng thực hiện việc khôi phục hoạt động của khối dữ liệu có lỗi trạng thái hay lỗi va chạm khung. Bộ 82586 với bộ điều khiển DMA bên trong có thể quản lí đường kết nối với bất kì một đối tượng nào truyền dữ liệu đồng thời trên bốn kênh. Tốc độ truyền trên mạng Ethernet có thể đạt tới 4Mbyte/s. Trong card MNI dữ liệu được truyền trên mạng Ethernet được truyền qua bộ nhớ dùng chung. Bộ nhớ dùng chung được sử dụng như một bộ nhớ dữ liệu để MPU-1 lưu và lấy dữ liệu để chuyển hay nhận trên đường truyền nối tiếp hay mạng Ethernet. Việc quản lí truy nhập bộ nhớ dùng chung đối với bộ điều khiển Ethernet 82586 được thực hiện bởi khối logic cấp phát bộ nhớ dùng chung. Dữ liệu trao đổi giữa bộ nhớ dùng chung và bộ điều khiển Ethernet ở hai dạng: - Dạng byte - Dạng word Hai bộ điều khiển Ethernet có thể cấp phát 24 bit địa chỉ (A0á23) và có thể truy nhập vào 16 Mbyte của bộ nhớ . Có thể xảy ra khả năng cả hai bộ xử lí kết hợp LAN truy nhập vào toàn bộ bộ nhớ dùng chung mà không yêu cầu việc chuyển mã địa chỉ thông qua ADSP hay MPU-1. 5.3. Các giao diện dành riêng Các giao diện dành riêng của bộ xử lí dữ liệu là các giao diện duy nhấtđối với các ứng dụng đặc biệt như là hệ thống radar giám sát sơ cấp PSR. những giao diện này được thiết kế đặc biệt để phục vụ cho các thiết bị ngoại vi kết nối với một hệ htống duy nhất. Khi bộ xử lí dữ liệu được sử dụng trong một số hệ htống khác, những giao diện như thế này sẽ không còn chức năng hoạt động trong hệ thống đó. Các giao diện dàng rieng sử dụng trong khối xử lí dũ liệu của hệ thống radar ATCR 33S-DPC là: - Bộ định thời N-TMG - Giao diện máy thu RXINT - Khối vào/ra MIO - Giao diện định thời dữ liệu DTI - Quản lí giao diện định thời TIM 5.3.1. Bộ định thời N-TMG Cả MPU-1 và N-TMG không thể gửi địa chỉ cho nhau được vì bảng mạch N-TMG không phải là một giao diện vào/ra của bộ xử lí MPU-1. Bộ định thời phát ra những tín hiệu định thời quan trọng được sử dụng cho bộ xử lí tín hiệu và bộ xử lí dữ liệu. Ngoài ra bộ định thời còn nhận các tín hiệu đồng bộ, gửi chúng tới khối tạo dạng bản tín đầu vào IMF và còn thu các tín hiệu tách mục tiêu đến từ khối xử lí dữ liệu. Các chức năng cơ bản của khối định thời là: - Phát tín hiệu đồng hồ cho radar - Giải mã các sự kiện theo thời gian - Sắp xếp và lựa chọn các sự kiện cơ bản - Gửi các tín hiệu định thời tới khối xử lí tín hiệu - Nhận và đồng bộ tín hiệu tách mục tiêu 5.3.2. Giao diện máy thu Giao diện máy thu RXINT là một giao diện vào/ra của MPU-1. Nó được tạo thành từ năm giao diện khác nhau đó là: - Giao diện vào/ra chuẩn với MPU-1 - Giao diện với bộ xử lí tín hiệu - Giao diện với khối MIO-1/MIO-2 - Giao diện đo lường công suất - Giao diện cho cấu hình kênh kép 5.3.3. Môđun vào ra (MIO-1, MIO-2) Khối MIO được sử dụng với mục đích là tạo giao diện vào/ra cho việc trao đổi các tín hiệu điều khiển và các tín hiệu trạng thái radar. Thông qua các bus riêng kết nối MIO với RXINT MPU-1 có thể giao tiếp với MIO-1 và MIO-2. Sử dụng bus này MPU-1 định dạng các tín hiệu điều khiển và dữ liệu được gửi từ MPU-1 đến MIO. Những dữ liệu được trao đổi bằng việc sử dụng các đường CPADD, CPDAT, CPPUT và CPTAKE. Cấu hình của MIO được thiết lập chỉ khi khởi động radar hay sau khi xoá kênh Master. MIO cũng được kết nối tới một bus code và nhận các lệnh từ khối phát thời gian PTG để phát các tín hiệu điều khiển. Trong bộ xử lí dữ liệu của hệ thống ATCR 33S-DPC có sử dụng hai bộ MIO. Chúng giống hệt nhau về phần cứng nhưng khác nhau về nhiệm vụ hoạt động. Chức năng hoạt động chính của hai thiết bị này như sau: - Thu ACP và ARP từ ASSY và thu các tín hiệu cảnh báo BITE của APD ASSY. ở phần thu những tín hiệu này MIO sẽ phát một mã và tạo ra một yêu cầu tới IMF để nhớ nó vào trong FIFO. MPU-1 có thể truy nhập tới IMF thông qua IOF. - Thu, lấy mẫu và nhớ các tín hiệu trạng thái cà các tínhiệu BITE của các khối khác nhau trong máy thu RF/IF và RF Plumbing. - Đưa các tín hiệu điều khiển cho các khối trong máy thu RF/IF và RF Plumbing - Truyền các tín hiệu Trigger tới các thiết bị bên ngoài (như màn hình hoạt động radar và máy phát) - Phát và truyền các tín hiệu điều khiển. Những chức năng trên có thể thực hiện qua các cổng I/O khác nhau INP, A, B, C, D, E, F, G có mặt trên hai MIO . 5.3.4. Giao diện định thời dữ liệu (Data Timing Interface – DTI) Bảng mạch là một giao diện vào ra của MPU-1. Nó cho phép chuyển đổi dữ liệu với bộ xử lí tín hiệu (16bit) và phát những tín hiệu định thời ở tôc độ cao. Nó có giao diện bus MPU-1 để giao tiếp với MPU-1. Việc trao đổi dữ liệu cho phép nhớ hai mẫu tín hiệu I và Q từ đầu ra bộ chuyển đổi A/D trong cửa sổ ghi (chức năng ghi). Việc sử dụng bộ nhớ và lưu trữ dữ liệu được điều khiển bởi giao diện bus (Bus Interface), bộ điều khiển Recording/Playback, bộ R/P Arbiter và máy thu. Chức năng ghi được hoạt động ở tần số bằng hai lần tần số đồng hồ của radar để có thể truyền thông tin I ở trong nửa khối thứ cự li nhất và thông tin Q trong nửa còn lại. 5.3.5. Quản lí giao diện định thời (Timing Interface Manager - TIM) Khối quản lí giao diện thời gian TIM là một giao diện của MPU-1. Nó có các chức năng chính như sau: Gửi tín hiệu điều khiển tới thiết bị radar giám sát sơ cấp (Primary Seveillance Rdar) Tạo giao diện với ống dẫn sóng và Anten để gửi các tín hiệu điều khiển, tín hiệu trạng thái thu, tín hiệu cảnh báo. Tạo giao diện với Stalo để để thay đổi các tần số trong hệ thống tần số. 5.4. Bite bộ xử lí dữ liệu Hệ thống Bite kiểm tra bộ xử lí dữ liệu được chia làm hai phần: - Offline Bite - Online Bite 5.4.1. Offline Bite Đối tượng Offline Bite dùng để kiểm tra phần cứng của bộ xử lí dữ liệu radar, tìm ra các lỗi ở các card đơn. Trong khi Offline Bite hoạt động thì bộ xử lí dữ liệu không hoạt động. Offline Bite hoạt động trong các trạng thái sau: - Khi khởi động khối xử lí dữ liệu - Sau khi kích hoạt phần cứng Master Clear 5.4.2. Online Bite Online Bite được dùng để khoanh vùng các lỗi của bộ xử lí trong khi nó vẫn hoạt động bình thường. Việc kiểm tra theo dõi diễn ra theo chu kì và cung cấp việc kiểm tra theo các lỗi định thời. Mỗi kênh của bộ xử lí dữ liệu đều tham gia vào việc kiểm tra trạng thái của các kênh dữ liệu khác. 5.5. Giới thiệu về cấu trúc phần mềm Phần mềm của máy thu thời tiết và mục tiêu có thể xem như giống với phần mềm của bộ xử lí dữ liệu mục tiêu và dữ liệu thời tiết đó. Phần này sẽ giới thiệu cấu trúc phần mềm của TWDP và hoạt động hệ thống của bộ xử lí MPU . 5.5.1. Phần mềm của TWDP và cấu trúc của phần mềm cơ sở kết hợp Phần mềm và phần cứng hoạt động của khối TWDP được thực hiện theo chức năng trong máy có cấu trúc dựa trên các mức sau: - Mức 0: Phần cứng MPU Hoạt động của hệ thống - Mức 1: Susy (giám sát hệ thống) - Mức 2: Phần mềm thực hiện Các hoạt động phần mềm được chia làm hai nhóm: Các nhiệm vụ chức năng Các thủ tục liên quan đến ngắt do người sử dụng Phần mềm mức 1 Susy là không phụ thuộc vào các phần mềm ứng dụng. Phần mềm cơ sở này được trang bị cho các thiết bị như các thủ tục toán học, các phần nạp và gỡ rối khi hệ thống đang hoạt động , các thủ tục về màn hình hiển thị, kiểm tra tự động của MPU, phần quản lí ngắt và các ngăn Stack. Phần mềm mức 2 Excutive cũng không phụ thuộc vào các ứng dụng phần mềm. Nó bao gồm một chuỗi các thủ tục có rải rác trong CPU MPU giữa các nhiệm vụ ứng dụng khác nhau có ảnh hưởng và hoạt động đồng thời. Các thủ tục phần mềm được kích hoạt bởi các nhiệm vụ riêng biệt được điều khiển bởi các chức năng điều khiển và trích dữ liệu của khối Controller và Extracter. Việc chia phần mềm thành các mức khác nhau là do yêu cầu của thực tế với mỗi thủ tục, chúng được đặt tại mức khác nhau, mức thấp là để thiết lập các phần cứng của MPU để điều khiển các chức năng cần thiết. 5.5.2. Hoạt động hệ thống của bộ xử lí MPU Hoạt động này được thấy ở mức 1 và được gọi là hệ thống giám sát. Nó cũng bao gồm các thành phần gỡ rối I.DE.A (Interactive Debugging Aid). Các hoạt động thực hiện bởi Susy là : - Khởi tạo hệ thống (tại Master Clear) - Gọi lại kiểm tra MPU (tại Master Clear) - Quản lí ngắt - Quản lí in ở bộ đệm - Quản lí các chương trình ứng dụng trạng thái online/offline - Quản lí hệ thống đồng hồ Các hoạt động được điều khiển bởi IDEA là: - Tương tác với Susy cho các hoạt động Start và Stop của các thủ tục con và các chương trình - Quản lí các hoạt động đọc/ghi trong vùng của chương trình và các bộ nhớ dữ liệu - Quản lí việc truyền dữ liệu và chương trình từ các ổ đĩa mềm đến bộ xử lí MPU và ngược lại - Quản lí gỡ rối Một số các đặc tính của Susy có thể được gọi lại bằng chương trình của IDEA thông qua các lệnh điều khiển được gửi từ bàn phím. IDEA được khởi tạo lúc xoá kênh chủ và được tự động định dạng trong các lệnh tiếp nhận trạng thái. Các hoạt động gỡ rối của IDEA được quản lí bằng hệ thống ngắt bởi vậy nó độc lập với trạng thái online/offline của các chương trình ứng dụng. Trong trường hợp các lệnh đòi hỏi xử lí nhanh, hoạt động sẽ được điều khiển trong quá trình ngắt phát ra theo các kí tự nhận được từ bàn phím. Trong trường hợp không đòi xử lí nhanh, hoạt động sẽ chia thành các phần là 50μs và được điều khiển trong thời gian ngắt đông hồ hệ thống có chu kì 1μs. Trong cách này IDEA không được vượt quá 5% của tổng thời gian. 5.5.3. Tín hiệu vào và ra của phần mềm TWDP Phần mềm CSCI (Computer Software Configuration Item) của TWDP trao đổi thông tin với các phần sau: Phần xử lí trung tâm radar RHP Các pannel điều khiển gần và xa Máy thu RF/IF Hệ thống RF Khối RF Khối xử lí dữ liệu mục tiêu thời tiết TWDP Máy phát Solid State ASC TWDP khác RMM và CMS Phần mềm CSCI được chia thành ba phần chính như sau: - Dòng trích dữ liệu: Phần này mô tả chức năng của báo cáo mục tiêu và các phần trích của vector tín hiệu thời tiết bao gồm việc gắn nhãn và xử lí kiểm duyệt lần hai. - Dòng bản tin dữ liệu: Minh hoạ dòng bản tin dữ liệu từ TWDP CSCI với mọi khối bên ngoài - Dòng các chức năng khác: Minh hoạ các chức năng khác thực hiện bởi TWDP CSCI III. Một số khối khác 1. Khối máy tính Khối máy tính là một thiết bị dữ liệu vào ra thông minh như máy tính cá nhân. Khối này được sử dụng để điều khiển chức năng của radar trong khi chuyển, giám sát các chỉ thị ở cùng thời điểm. Cấu hình phần cứng của khối máy tính như sau: CPU: 80846 DX/33MHz Bộ nhớ động hệ thống : 4Mbyte Ram ổ cứng trong : 80Mbyte Hai giao diện nối tiếp Một giao diện song song Giao diện VGA Một chuột nối tiếp Màn hình VGA một màu Giao diện Ethernet: - Bộ điều khiển giao tiếp Ethernet LAN - IEEE 802.3 (thích hợp với Ethernet) - Tốc độ hoạt động cao (10Mbit/s) - Giao thức CSMA/CD - Giao diện với người sử dụng 2. Khối nguồn Khối nguồn cung cấo cho máy thu gồm: Pannel điều khiển nguồn: Pannel điều khiển có ba công tắc pha cung cấp công suất cho toàn bộ máy thu . Bộ lọc nhiễu điện từ trường trong pannel điều khiển nguồn sẽ giúp cho đường dây công suất chính tránh được các nhiễu từ các nguồn bên ngoài vào mạch máy thu. Môđun cung cấp nguồn kiểu A: - Điện áp ra : +5V, +15V, -15V - Dòng ra : 70A , 3A , 3A - Công suất đầu ra: 390W Điện áp ra +5V +15V -15V Dòng ra 70A 3A 3A Công suất đầu ra 390W Môđun cung cấp nguồn kiểu B: - Điện áp ra: +15V, -15V, +15V, -15V - Dòng đầu ra: 16A, 16A, 7A, 7A - Công suất ra: 320W Điện áp ra +15V -15V +15V -15V Dòng ra 16A 16A 7A 7A Côngsuất ra 320W Nguồn +5V Khối này ở trên pannel điều khiển nguồn, cung cấp 5V/5A cho hoạt động của các công tắc chính. Ngoài ra nó còn cung cấp công suất cho pannel điều khiển và các logic điều khiển của các quạt gió. Khối làm mát (quạt) A Chức năng của khối này là làm mát cho các bảng mạch in trong các ngăn. Trên các bộ làm mát có gắn một bộ điều khiển cho phép các bộ làm mát này hoạt động tốt. Khối làm mát (quạt) B Khối này dùng để làm mát cho toàn bộ cabin. Loại này khác với khối làm mát kiểu A ở chỗ nó có các công tắc nhiệt để kiểm soát nhiệt độ bên trong các cabin máy thu. Phụ Lục 1. Một số thông số của Radar sơ cấp atcr 33s – dpc Cự li : D = 150km Máy phát 19 KWP Solid State Độ rộng xung ngắn 10,26 às trong khoảng dài 0,4 às trong khoảng ngắn Độ rộng xung dài 100 às trong khoảng cách dài 10 às trong khoảng ngắn Thời gian giữa 2 xung trong 1 cặp 100 às cho khoảng dài 43 às cho khoảng ngắn Tần số lặp lại của cặp 700Hz min 1000 Hz max Khoảng tần số sóng mang Từ (2,7 á 2,985) GHz Mã tín hiệu Mã pha tuyến tính hoặc không tuyến tính Thời gian quá độ đóng mở RF ≤ 1às Giao diện máy phát – máy thu RS - 422 đường nối tiếp Song công(Full duplex),dữ liệu đồng bộ (synchronized data) Sử dụng dây bọc và cân bằng Tốc độ truyền : 19200 baud Giao diện máy phát – máy tính RS 232 đường nối tiếp Asynchronous, song công Tốc độ truyền: 9600 baud Máy thu Khối nguồn Đường dây cung cấp chính 3 pha và trung hoà Điện áp 380V AC ± 15% Tần số 50/60 Hz ± 5% Hệ số công suất ≥ 0,8 Công suất tiêu thụ 1,5 KW Bộ khuyếch đại tiền IF Tần số vào 640 MHz Tần số ra 30 MHz Nhiễu ≤ 3,5 dB Tăng ích 18 dB, 41 dB Phần lọc trung tần Loại bộ lọc đơn xung Băng thông 3 cực qua bộ lọc BESSEL 720 KHz ± 1% Loại bộ lọc xung dài Băng Thông 3 cực qua bộ lọc BESSEL 1800 KHz ± 1% Bộ tạo dao động nội Tần số Stalo thứ nhất (dải hoạt động) 2060 á 2320 MHz Tần số Stalo thứ hai 670 MHz 640 MHz Tần số Coho 30 MHz Bộ chuyển đổi A/D Tốc độ lấy mẫu 533 ns (1,875 MHz) Số bit 12 Trở kháng vào 75 Ω Bộ lọc nén xung số Tốc độ xử lí 533 ns (1,875 MHz) Số mẫu liên hợp cực đại 256 2. Một số đặc điểm kĩ thuật của radar thứ cấp SIR-M Cự li : D= 250km Máy phát Tần số phát 1030 MHz ± 0,1 MHz Độ ổn định tần số ± 50KHz Độ rộng xung phát sườn trước (rise time) sườn sau(fall time) trễ từ P2 tới P1 Trễ từ P3 tới P1 0,8 às ± 0,1 às cho các Mode 0,05 á 0,1 às 0,05 á 0,2 às 2 ± 0,05 às cho mọi mode 3 ± 0,05 às (mode 1) 5 ± 0,1 às (mode 2) 8 ± 0,1 às (mode 3/A) 17 ± 0,1 às (mode B) 21 ± 0,1 às (mode C) 25 ± 0,1 às (mode D) Trở kháng đầu ra 50Ω Công suất đầu ra 60,5 dBm Trạng thái ổn định(ngắn) Chênh lệch công suất(lập trình) ≤ 0,5 dB Trạng thái ổn định (dài) Chênh lệch công suất(lập trình) ≤ 1 dB cho mọi môi trường Máy thu Trở kháng vào 50Ω danh định Trở kháng ra 75Ω danh định Băng tần 8á10 MHz ở -3dB ≤ 24 MHz ở -40dB ≤ 50 MHz ở -60dB Trung tần 60 MHz Tần số danh định vào 1090 MHz Độ ổn định tăng ích ± 0,5 dB Đặc điểm mức ra TTL Khối cung cấp nguồn Điện áp nguồn 220Vac ±10% Tần số nguồn (45 á 450) Hz ± 10Hz Công suất tiêu thụ ( kênh đơn ) ( kênh kép ) 700W 1500W Điện áp DC ra (ổn định) 40V (1A), 28V (3A), ±12V (9A), 43V (3,5A), 5V (60A) Điện áp ra DC không ổn định ±24V(3A), -150V(50mA) 3. Các hình phụ lục Hình 1 Radar sơ cấp ATCR 33S - DPC Hình 2 Sơ đồ khối radar sơ cấp ATCR 33S - DPC Hình 3 Sơ đồ khối radar giám sát thứ cấp SIR-M Hình 4 Một trong các cấu hình của kênh máy thu radar ATCR 33S - DPC Hình 5 Sơ đồ hệ thống RF và REC của hai kênh CHA & CHB Hình 6 Sơ đồ phần xử lí tương tự của máy thu Hình 7 Sơ đồ tổng quát khối xử lí dữ liệu Hình 8 Sơ đồ các khối ASU, PRM, MPU và DPM trong bộ xử lí dữ liệu Hình 9 Sơ đồ vùng bay quốc tế và quốc nội trong FIR HAN và FIR HCM Các thuật ngữ viết tắt Tên viết tắt Tên đầy đủ ý nghĩa của từ viết tắt ACC Air Control Centre Trung tâm quản lí bay acp Azimuth Change Pulse Xung thay đổi góc phương vị adda Address Bus Bus địa chỉ adt Automatic Detector and Tracker Bộ tự phát hiện và theo dõi aftn Aeronautical Fixed Telecommunication Network Hệ thống thông tin cố định agc Automatic Gain Control Tự động điều khiển độ tăng ích aid Asynchronous Interference Detector Bộ tách nhiễu không đồng bộ amsc Automatic Messages Switching Centre Hệ thống chuyển tiếp điện văn tự động amtd Adaptive Moving Target Detector Bộ phát hiện thích nghi mục tiêu di động arp Azimuth Reference Pulse Xung chính Bắc asu Auxiliary Support Unit Khối hỗ trợ phụ atm Air Traffic Management Quản lí không lưu avsc Automatic Voice Switching Centre Hệ thống chuyển mạch thoại bite Built -In Test Equipment Thiết bị kiểm tra Built-in caffe Continuous Adaptive Fir Filter Extractor Các bộ lọc FIR thích nghi liên tục, mỗi bộ chỉ lọc một dải tần Doppler cfar Constant False Alarm Rate Tỉ lệ cảnh báo sai không đổi c-n-s Communication-Navigation-Surveillance Thông tin-Dẫn đường -Giám sát coho Coherent Local Oscilator Bộ tạo dao động nội kết hợp cpi Coherent Processing Interveal Khoảng thời gian xử lí kết hợp csma/cd Carrier Sense Multiple Access with Collision Detection Truy nhập đa sóng mang có phát hiện đụng độ cs Chip Select Tín hiệu chọn chip cw Continuous Wave Sóng liên tục (sóng hình sin) DABU Data Bus Bus dữ liệu dad Đà Nẵng Đà Nẵng dma Direct Memory Access Truy nhập bộ nhớ trực tiếp dme Distance Measuring Equipment Đài DME (để xác định khoảng cách từ mục tiêu tới đài) dp Data Processor Bộ xử lí dữ liệu dpc Digital Pulse Compression Nén xung số dpm Dual Port Memory Bộ nhớ cổng kép dti Data Timing Interface Giao diện định thời dữ liệu eeprom Bộ nhớ EEPROM eprom Bộ nhớ EPROM fdm Fine Doppler Map Bản đồ tần số Doppler chuẩn fdp Flight Data Processing Xử lí dữ liệu chuyến bay fer Front-End Receiver Tầng front-end của máy thu fifo First In First Out Vào trước ra trước FIR Finite Impulse Response Đáp ứng xung có chiều dài hữu hạn fir Flight Imformation Region Vùng thông báo bay fm Frequency Modulation Điều tần han Hà Nội Hà Nội HCM Hồ Chí Minh Hồ Chí Minh hf High Frequency Cao tần iab Input Adress Bus Bus địa chỉ vào ICAO International Civil Aviation Organization Tổ chức Hàng Không Dân Dụng quốc tế idb Input Data Bus Bus dữ liệu vào idea Interactive Debugging Aid Chức năng gỡ lỗi của hệ thống if Intermediate Frequency Trung tần iisls Improved Interrogation path Side-Lobe Suppression Hệ thống triệt búp phụ ils Instrument Landing System Hệ thống phụ trợ hạ cánh chính xác imf Input Messages Formatter Bộ định dạng bản tin đầu vào INST Instruction Bus Bus lệnh isls Interrogation path SideLobe Suppression Hệ thống triệt búp phụ lan Local Area Network Mạng cục bộ lcms Local Control Monitering System Hệ thống giám sát điều khiển tại trạm lo Local Oscilator Máy phát dao động nội mio Modular Input/Output Khối vào/ra mni Main Network Interface Giao diện mạng chính mpc Multi Protocol Converter Bộ chuyển đổi giữa hai chuẩn mpu MicroProgramable Processing Unit Khối xử lí lập trình được mti Moving Target Indicator Bộ chỉ thị mục tiêu di động ndb Non Directional radio Beacon Đài dẫn đường NDB nm 1 NM = 1,852 Km Đơn vị đo khoảng cách ppi Plan Position Indicator Hiển thị vị trí mục tiêu trên toạ độ cực PRAD Program Address Bus Bus địa chỉ chương trình prf Pulse Repeat Frequency Tần số lặp lại xung prm Program Memory Bộ nhớ chương trình prom Bộ nhớ PROM prt Pulse Repeat Time Chu kì lặp lại xung psr Primary Surveillance Radar Radar giám sát sơ cấp ptg Programable Timing Generator Máy phát định thời lập trình được radar Radio Detection And Ranging Hệ thống dùng sóng vô tuyến để phát hiện và đo đạc mục tiêu ram Random Acess Memory Bộ nhớ truy nhập ngẫu nhiên rcms Remote Control and Monitering System Hệ thống giám sát và điều khiển từ xa rdp Radar Data Proceesing Xử lí dữ liệu radar rec Radar Electronic Cabin Tủ đựng các thiết bị điện của radar rf Radio Frequency Tần số sóng vô tuyến rhp Radar Head Processing Xử lí đầu não radar rmm Radar Maintainance Monitering Kiểm soát bảo trì radar rpb Recording Playback Giúp cho lấy lại số liệu trước đó saw Surface Acoustic Wave Sóng âm bề mặt Sin Shift-In Signal Tín hiệu Shift-In Sout Shift-Out Signal Tín hiệu Shift-Out sp Signal Processor Bộ xử lí tín hiệu ssr Secondary Surveillance Radar Radar gián sát thứ cấp stac Strong Target Adaptive Control Điều khiển thích nghi mục tiêu mạnh stalo Stable Local Oscillator Máy phát dao động nội ổn định stc Sensitivity Time Control Điều khiển độ nhậy theo thời gian tim Timing Interface Manager Quản lí giao diện định thời vhf Very High Frequency Tần số rất cao vor VHF Omnidirectional Range Đài VOR wsm Weigh Selection Map Bản đồ lựa chọn trọng số Tài liệu tham khảo Phạm Văn Tuân. Giáo trình “Cơ sở kĩ thuật định vị dẫn đường”, Hà Nội 1999. nguyễn quốc trung. Giáo trình “Xử lí tín hiệu và lọc số ”. Nhà xuất bản Khoa Học Kĩ thuật Hà Nội 2001. Phạm minh hà. Giáo trình “Kĩ thuật mạch điện tử ”. Nhà xuất bản Khoa Học Kĩ Thuật Hà Nội 2002. Giáo trình “Lý thuyết kiểm soát Radar” Trường Hàng Không Việt Nam. Tài liệu “ATCR 33S -DPC receiver”. Tác giả: Nhóm tác giả của hãng Alenia Marconi Systems. CHris allen. Tài liệu “Radar Pulse Compression”. Tài liệu “Radar HandBook” Chapter 3: Receiver (Tác giả : John W.Taylor) Chapter 10: Pulse Compression Radar (Tác giả: Edward C. Farnett và George H. Stevens ) Kết luận Với khoảng thời gian 15 tuần em đã cố gắng tìm hiểu về kĩ thuật nén xung (một trong những kĩ thuật hiện đại được áp dụng trong các hệ thống radar) và hoạt động máy thu radar sơ cấp ATCR33S-DPC tại sân bay quốc tế Nội Bài. Có thể nói kĩ thuật nén xung là một trong những kĩ thuật rất quan trọng được áp dụng trong các hệ thống radar. Nó giúp cho radar có được ưu điểm về độ phân giải của xung hẹp và khoảng phát hiện của xung dài. Kĩ thuật này cũng được áp dụng cho máy thu radar sơ cấp ATCR33S-DPC tại sân bay quốc tế Nội Bài. Trong quá trình làm đồ án với sự nỗ lực của bản thân cộng với sự giúp đỡ của các thầy em đã có được những hiểu biết cơ bản về hệ thống radar và kĩ thuật nén xung. Mặc dù đã cố gắng tuy nhiên trong đồ án vẫn không thể tránh khỏi những thiếu sót. Em rất mong nhận được sự góp ý của các thầy để đồ án được hoàn thiện hơn. Một lần nữa em xin chân thành cám ơn sự giúp đỡ của thầy Trần thọ tuân (thầy giáo hướng dẫn - giảng viên bộ môn Kĩ Thuật Thông Tin, khoa Điện Tử Viễn Thông, trường đại học Bách Khoa Hà Nội), thầy phạm văn tuân (giảng viên bộ môn Kĩ Thuật Thông Tin, khoa Điện Tử Viễn Thông, trường đại học Bách Khoa Hà Nội) và kĩ sư nguyễn duy quyện (cán bộ trung tâm quản lí bay Miền Bắc) đã tận tình giúp đỡ em hoàn thành đồ án này. Mục lục