Đồ án Kỹ thuật truyền dẫn SDP

của VC-3 hoặc VC-4 gồm 9 byte được sắp xếp như trong (hình 2.23) dưới đây: 1 2 3 . . 9 J1 B3 C2 G1 F2 H4 Z3 Z4 Z5 VC-3 hoặc VC-4 Ttường tin Hình 2.23: POH của VC-3 hoặc VC-4. Chức năng của các byte: J1: Byte định tuyến VC-n Byte này được sử dụng để truyền thông báo đường, thực chất đây là một kênh có tốc độ 64Kb/s thông báo đường mà dữ liệu sẽ được truyền, nó đảm bảo cho VC được truyền đi đúng hướng. B: Byte giám sát lỗi (BIP -8: Bit Interleaved Parity- cờ chẵn lẻ chèn bit). Byte này có chức năng giám sát lỗi truyền nối giữa hai VC-3 hoặc VC-4. Đây là từ mã 8 bit, được hình thành bằng cách đếm từng bit trong các byte của container trước đó và đặt 0 hoặc 1 cho các bit trong BIP-8 của VC-3 hoặc VC-4 hiện tại sao cho trọng số là chẵn. C2: Nhãn tín hiệu, dùng để nhận dạng kiểu sắp xếp của các tín hiệu được sử dụng để cấu tạo thành VC-n. Hiện nay chỉ sử dụng 2 trong 256 giá trị của C2. Giá trị thu được của C2 sau giải trộn khác giá trị 0 có nghĩa là tuyến VC-3/VC4 được trang bị. C2 có các giá trị sau: Mã nhị phân Chỉ thị tuyến VC-31,VC-32 hoặc VC-4 00000000 Không được trang bị(như ở bộ triệt cảnh báo) 00000001 Được trang bị 00000010 Cấu trúc TUG 00000011 TUG kiểu Locked 00000100 Luồng không đồng bộ 34Mbps hoặc 45Mbps trong C3 00010010 Luồng không đồng bộ 140Mbps trong C4 00010011 ATM 00010100 MAN(DQDP) 00010101 FDDI(Dùng cho mạng dữ liệu) G1: Byte trạng thái luồng. Từ mã này mang thông tin về trạng thái của tín hiệu thu và gửi lại thông tin này cho phía phát. Byte này mạng 2 loại thông tin : - FEBE (Far End Block Error- Lỗi khối đầu xa) gồm 4 bit, chỉ số lỗi bit B3 được kiểm tra bởi “đầu xa”, ở trong VC-n cuối cùng FEBE có thể được gán các giá trị từ 0 (0000)(không có lỗi ) đến 7 (0111). - FERF (Far End Remote Failure- Sự cố từ xa). Một bit chỉ ra rằng có sự cố ở “đầu cuối xa” 3 bit còn lại không được dùng. 1 2 3 4 5 6 7 8 FERF Không sử dụng FEBE Hình 2.24: Cấu trúc của byte G1. F2: Kênh nghiệp vụ Byte này được dùng để thông tin giữa những người khai thác mạng. H4: Chỉ thị đa khung. Chức năng của byte này như là nhãn hiệu của khung trong trường hợp dữ liệu được bố trí trong đa khung gồm nhiều container cấp thấp hơn, H4 chứa thông tin về việc đa khung có được sử dụng hay không và được sử dụng để đánh nhãn các khung con. Z5: Byte kiểm tra mạng mức thấp. Z3, Z4: Các byte dự phòng hiện nay chưa sử dụng. CHƯƠNG III SắP XếP LuồNG PDH VàO KHUNG SDH 3.1.Sắp xếp luồng 140 Mbit/s vào Container C-4. Luồng PDH 139.264 Mbit/s đưa đến phần tử C- 4. Trong khoảng thời gian 125ms, C-4 tiếp nhận 2176 byte và bổ xung thêm 164 byte để đạt được tốc độ định mức ở đầu ra là 2340 byte/khung. Phần tử VC-4 tiếp nhận tải trọng này cộng với 9 byte VC-4 POH. Vậy khung tín hiệu 125ms của VC-4 chứa 2349 byte. 1 20 1 9 180 khối = 9 hàng x 20 khối Hình 3.1. Cấu trúc khối của C-4. Do vậy, số bit trong khung C-4 là : 261x9x8000 = 18792000 (bit) Số bit trong luồng PDH là: 139.264 (Mbit/s)x125(ms) = 17408 (bit) Vì số bit trong luồng PDH là rất ít nên không phải tất cả các bit trong khung C-4 đều được dùng để mang thông tin. Một khung tín hiệu PDH có thể sắp xếp thành một container VC-4. Một VC-4 bao gồm 261 cột, mỗi cột gồm 9 byte. C-4 gồm có 9 hàng, mỗi hàng 260 byte. Mỗi hàng lại được chia thành 20 khối, mỗi khối 13 byte, trong đó 12 byte mang các bit dữ liệu của luồng 140 Mbit/s, còn lại byte thứ 13 dùng cho mục đích khác và được kí hiệu: W, X, Y hoặc Z. W 96 I X 96 I 96 I Y 96 I Y 96 I Y X 96 I 96 I Y 96 I Y 96 I Y X 96 I 96 I Y 96 I Y 96 I Y X 96 I 96 I Y 96 I Y 96 I Y X 96 I 96 I Y 96 I Z 1 byte 12 byte I: Information. S: Justification Opportunity. R: Fixed Stuff. C: Justification Control. O: Overhed. Hình 3.2. Một hàng gồm 20 khối trong C-4. Thành phần của các byte này như sau: W = I I I I I I I I X = C R R R R R O O Y = R R R R R R R R Z = I I I I I I S R ý nghĩa của các bit trên: I: Các bit mang thông tin. C: Bit điều khiển chèn để thông báo bit chèn không cố định trên là bit dữ liệu hay không phải bit dữ liệu. Tại đầu thu tín hiệu sẽ dựa vào đó dể xác định đó là bit dữ liêu hay không phải bit dữ liệu. Vì có 5 byte X nên có 5 bit C: C = 0 0 0 0 0 -> bit S là bit thông tin. C = 1 1 1 1 1 -> bit S là bit chèn. R: Các bit để làm đầy (bit độn cố định), đây là trường hợp chứa các byte chèn cố định dùng để chèn tín hiệu 140 Mbit/s vào trong khung SDH,các bit R sẽ được gắn vào vị trí trống không truyền tín hiệu 140 Mbit/s. Nội dung của bit R chưa được quy định cụ thể trong các chuẩn hiện nay và nó sẽ được tách ra tai đầu thu. O: Bit OH dùng Overhead phụ. S: Bit chèn, trong mỗi hàng có 1 bit S dùng để chèn (gọi là bit chèn không cố định), bit này được dùng hoặc không được dùng như một bit dữ liệu nhằm để khắc phục sự sai lệch tần giữa hệ thống SDH và PDH. Như vậy ta có: Tốc độ các bit I trong C-4 (tốc độ hữu ích ) là ( 96 bits I x 20 khối +14bit I/hàng) x 9 hàng x 8000(lần/s) = 139,248(Mbit/s). Tốc độ 139,248 nhỏ hơn tốc độ nhánh là 139,264 Mbit/s.Do đó phải chèn thêm mỗi dòng1 bít S với tốc dộ chèn tối đa như sau: 1 bit(S) x 9 hàng x 8000 lần/s = 72 Kbit/s Vậy tốc độ bit trong C-4 tối đa bây giờ là: 139,248 Mbit/s +0,072 Mbit/s = 139,320 Mbit/s Nhóm các 5 bit C điều khiển chèn trong mỗi dòng được sử dụng để điều khiển bit S: Nếu C = 00000 thì S là bit thông tin(không chèn). Nếu C = 11111 thì S là bit chèn. Sở dĩ điều khiển chèn cần 5 bit là để tránh trường hợp do tác động của nhiễu gây nên lỗi bit, nếu có tác động của nhiễu thì tối thiểu vẫn còn 3 bit đúng mang thông tin chèn hoặc không chèn. Lúc đó, đầu thu vẫn nhận biết theo luật số đông để xử lý. Giá trị của S là khi bit chèn không quy định cụ thể, có thể là bit 0 hoặc 1 luồng tín hiệu 140Mbit/s sau khi được bố trí vào trong C-4 sẽ được cộng thêm từ mào đầu POH tạo thành VC-4. Sau đó VC-4 lại được cộng thêm AU-4 PTR tạo thành AU-4. AU-4 kết hợp với SOH tạo nên khung truyền dẫn STM-1. RS0H AU-4PTR MSOH J1 B3 Z5 C2 G1 F2 H4 Z3 Z4 AU-4 STM1 VC-4 20 khối 13 byte của C4 VC-4 POH 13 byte 1 byte 261 byte 9 byte 3 5 1 Hình 3.3. Sắp xếp tín hiệu 140Mbit/s vào VC-4. 3.2. Sắp xếp nhánh 34 Mbit/s vào Container C-3. 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I C C C 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I C C C 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I C C C 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I C C C A 3.8 I 3.8 I B 8 1 9 hàng (độ dài 1 khung=125às) J1 B3 C2 G1 F2 H4 Z3 Z4 Z5 T1 T2 T3 Ngăn 3byte x 8 bit I 48,384 Mbit/sI I= Information bit=34,334 Mbit/s Justification indicator =R R R R R R R R =Stufing C=R R R R R R C1 C2 A = R R R R R R R R B = S2 I I I I I I I S1 và S2 : Justification opptunity POH 84 cột x 1 byte Ti Hình 3.4. Cấu trúc ghép luồng 34 Mbit/s vào khung C-3. Theo (hình 3.4), khung C-3 gồm 9 hàng, mỗi hàng chứa 84byte và cứ 3 hàng tạo thành 1 nhóm và trong mỗi hàng có 4byte trong đó người ta dùng 3byte để truyền dữ liệu (tín hiệu 34Mbit/s) còn 1byte để truyền dữ liệu X, C, A, B, có cấu trúc như sau: X = R R R R R R R R C = R R R R R R C1 C2 A = R R R R R R R S1 B = S2 I I I I I I I ý nghĩa các bit như sau * I là bit thông tin. * R là bit làm đầy (trong trường hợp này là bit nhồi cố định). * S1,S2 và C1, C2 là bit đồng chỉnh. Trong mỗi nhóm 3 hàng có 2 bit S1,S1 dùng để đồng chỉnh( gọi là các bit đồng chỉnh không cố định ). Ngưòi ta dùng các bit này để khắc phục sự sai lệch tần số giữa hệ thống PDH và hệ thống SDH. Đối với mỗi nhóm bit đồng chỉnh người ta dùng 5 bit khác là C1, C2 trong nhóm 3 hàng đó để thông báo bit đồng chỉnh trên là bit nhồi đồng.Tại đầu thu, các bit điều khiển nhồi sẽ được tách ra để xác định chức năng các bit tương ứng. Một container C-3 gồm 9 hàng x 84byte có độ dài khung 125 ms. Số bit trong một container C-3 là: 9 x 84 x 8 bit = 6048 bit. Tốc độ bit của C-3 là: 6.048 bit x 8000 lần/s = 48.384 Mbit/s Để xác định số bit được được sử dụng để mang thông tin trong C-3, C-3 được chia làm 3 nhóm T1, T2, T3 có cấu trúc như nhau, mỗi nhóm gồm 3 hàng x 84 byte (tức 252 byte). Tốc độ luồng PDH là: 34.368 Mbit/s.vậy tốc độ này nhỏ hơn nhiều so với tốc độ bit của C-3 nên không phải toàn bộ các byte trong C-3 đều được sử dụng để mang thông tin. Số bit thông tin I trong 3 nhóm T1,T2,T3 là: ((59 ngăn x 3 I byte) +1byte ) +7 bit trong byte B = 1431 bit Tốc độ bit thông tin I trong C-3 là: 1431bit x 3 x 8.000 lần/s = 34.344Mbit/s Vì tốc độ này còn nhỏ hơn tốc độ của tín hiệu PDH 34,368 Mbit/s nên phải dùng thêm các bit đệm S. Tốc độ bit đệm S cực đại là : ( 3 lần bit S1 và S2 ) 2 x 3 x 8000 lần/s =48 Kbit/s Vậy tốc độ bit thông tin cực đại của C-3: 34.344 Mbit/s +0.0048 Mbit/s = 34.392 Mbit/s 48 kbit/s 34.392 Mbit/s 34.344 Mbit/s 34.368 Mbit/s Luồng PDH 34.368 Mbit/s đã được sắp xếp vào C-3 bằng kỹ thuật chèn bit dương. Do có sự cân chỉnh, SDH có thể tải được tín hiệu có mức tốc độ bit từ 34.344 Mbit/s đến 34.392 Mbit/s. Sau khi C-3 được tạo thành, nó sẽ được cộng thêm 1byte POH và trở thành VC-3, sau đó được gắn thêm 1byte con trỏ TU để tạo nên TU-3 TU-3 sẽ được ghép vào khung VC-4, sau đó kết hợp với con trỏ AU trở thành AU-4 và cuối cùng được ghép vào khung truyền dẫn STM-1. 3.3. Sắp xếp luồng 2Mbit/s vào Container C-3. Người ta bố trí luồng 2 Mbit/s vào trong C-12 và các phương pháp được bố trí như sau: Không đồng bộ: tín hiệu 2 Mbit/s không được đòng bộ với tín hiệu SDH. Đồng bộ bít: tín hiệu 2 Mbit/s sẽ đươc đồng bộ với tín nhiệu SDH. Khung truyền dẫn 2 Mbit/s sẽ được đồng bộ với tín hiệu SDH. Đồng bộ byte: cả tốc độ và khung truyền dẫn của tín hiệu 2 Mbit/s đều được đồng bộ với tín hiệuSDH. Ngoài ra còn có 2 kiểu hoạt động sau: Kiểu nổi ( Floating mode ):tín hiệu 2 Mbit/s được thả nổi trong VC- 4, điểm bắt đầu của tín hiệu được xác định bởi con trỏ. Kiểu chốt(Locked mode): tín hiệu nhánh 2Mbit/s được chốt trong VC-4, điểm bắt đầu của tín hiệu được cố định trong VC-4, trường hợp này không cần sử dụng con trỏ. a. Phương pháp sắp xếp không đồng bộ và đồng bộ byte theo kiểu Floating Nhánh 2Mbit/s có thể là loại có cấu trúc (được tổ chức thành các khung) hoặc là loại không có cấu trúc. Do sự khác biệt này dẫn đến 2 phương pháp sắp xếp nhánh 2 Mbit/s vào container C-12. Các bít được đưa vào C-12 ngay khi nó được chuyển đến mà không cần tính đến sự có mặt hay không có mặt của cấu trúc byte cũng như cấu trúc khung. Sự hiệu chỉnh xảy ra ở mức bit trong C-12. Ta tính tính tốc độ của thông tin của C-12 trong đa khung VC-12 lần lượt như sau: Số bit thông tin có trong đa khung 500 às là: (3x 32 byte x 8 bit) + (31 byte x 8 bit) + 7 bit I = 1.023 bit Vậy tốc độ thông tin của C-12 là: 1.023 bit x 2.000 lần/s = 2.046 Kbit/s Tốc độ này nhỏ hơn nhiều so với tốc độ của nhánh PDH (2.048 Kbit/s ± 102 bit/s), để hiệu chỉnh phải dùng kỹ thuật chèn âm. Tốc độ hiệu chỉnh của bit S 1: 1bit x 2.000 lần/s = 2 Kbit/s Tốc độ hiệu chỉnh của bit S 2: 1 bit x 2.000 lần/s = 2 Kbit/s =>Tốc độ hiệu chỉnh tổng cộng: 4 Kbit/s S1 và S2 chèn tối đa =4 kbit/s 2.046 kbit/s 2.048 kbit/s 2.050 kbit/s ±0,102kbit/s 2 kbit/s Hình 3.5 trình bày các phương pháp bố trí không đồng bộ và đồng bộ byte theo kiểu floating để bố trí luồng 2 Mbit/s vào trong một VC-12. V5 P0 P1 R R R R R R Channels 1-15 Multirfame Alignment Signal 140 byte 500 ms R* Channels 16-30 R R P0 P1 R R R R R R Multiframe Alignment Signal Channels 16-30 R Channels 1-15 R* R P0 P1 R R R R R R Multiframe Alignment Signal Channels 16-30 R Channels 1-15 R* R P0 P1 R R R R R R Multiframe Alignment Signal Channels 16-30 R Channels 1-15 R* V5 C1 C2 R R R R R S1 R 32 bytes thông tin R R C1 C2 0 0 0 0 0 R 32 bytes thông tin R R C1 C2 0 0 0 0 R R 32 bytes thông tin R R C1 C2 0 0 0 0 R R 32 bytes thông tin R R S2 I I I I I I I 32 bytes thông tin R 1 35 70 140 byte 140 105 500 ms Hình 3.5. Sắp xếp không đồng bộ byte nhánh 2Mbit/s vào VC – 12 Trong đó: - Bit I là bit thông tin. -Bit R là các bit làm đầy gồm các bit nhồi cố định. Các bit này là các bit thêm vào không có giá trị nhưng cần thiết để phối hợp tốc độ giữa tín hiệu SDH và luồng 2Mbit/s. -Bit R* bit này được dùng trong phương pháp bố trí đồng bộ byte. Nếu không cần thiết thì byte này được xem như byte nhồi cố định . - Byte V5 là byte quản lý luồng VC-12. -Bit PO,P1: Các bit này có thể được dùng cho đồng bộ tín hiệu báo hiệu CAS ( Channel Associated Signalling).Trường hợp bố trí kiểu đồng bộ byte. -Bit O: Từ mào đầu Overhead. Trong phương pháp bố trí không đồng bộ người ta dùng thêm vài bit thông tin phụ cho từ mào đầu và chưa được qui định rõ rành về cách sử dụng. -Các bit S1,S2,C1,C2: là các bít đồng chỉnh. Trong mỗi hàng có 2 bit S1, S2 dùng cho đồng chỉnh như là các bit dữ liệu dùng để khắc phục sự lệch tần số giữa hệ thống PDH và hệ thống SDH. Đẩi với mỗi bit đồng chỉnh có 3 bit khác là C1,C2gọi là các bit điều khiển đồng chỉnh để thông báo các bit đồng chỉnh không cố định trên là bit dữ liệu hay bit nhồi. Phía thu sẽ dựavào giá trị của các bit điều khiển đồng chỉnh để xác định tính chất các bit tương ứng. Tốc đọ bit có thể đựoc truyền từ 2.046 á 2.050 Mbit/s. 3byte sau đây đang tạm được sử dụng: -Byte J2: Gồm 1 byte để truyền dẫn sự nhận dạng điểm truy cập luồng cấp thấp dùng để kiểm tra tín hiệu đến cùng một nguồn. Kích thước và phương thức truyền dẫn của J2 giống như byte J1 trong POH của cấp cao hơn. -Byte Z6 và Z7: dùng để dự phòng. b. Phương pháp sắp xếp đồng bộ byte kiểu locked: Trong phương pháp này người ta không sử dụng TU – 12 PTR hoặc TU–12 đa khung và byte POH nên đơn giản hơn phương pháp trên. R R R* Channels 1-15 Channels 31/TS 16 Channels 16-30 R 35 byte byte 2 byte 19 byte 36 125 ms Hình 3.6. Sắp xếp nhánh 2Mbit/s đồng bộ byte kiểu Locked. Hình trên cho thấy cấu trúc gồm 4 cột, mỗi cột 9 byte được sắp xếp vào khung TU – 12 trong SDH, tốc độ truyền 8.000 khung/s. R: các bít làm đầy, còn gọi là bit độn cố định, các bit này được sử dụng để tương thích về kích thước giữa tín hiệu 2Mbit/s và tín hiệu SDH, chúng có nhiêm vụ chèn tín hiệu 2Mbit/s vào khung SDH. R*: Byte này được dùng cho nội dung khe thời gian TSO của luồng PDH 2 Mbit/s khi cần thiết, nghĩa là TS truyền tín hiệu FAS hoặc non – FAS của tín hiệu PDH 2 Mbit/s. Trong trường hợp không cần thiết thì byte R* có thể thay thế như 1 byte nhồi cố định. (FAS: Frame Alignment Signal). Chương IV Hoạt Động Của Con Trỏ Mặc dù hệ thống SDH là hệ thống đồng bộ, nhưng sự dịch pha vẫn có thể xẩy ra đặc biệt là tại các điểm kết nối giữa hai mạng SDH. Con trỏ được gắn vào các VC và được sử dụng để thực hiện các mục đích sau: - Ghi nhận mối quan hệ về pha giữa các VC với các khung cấp cao hơn và do đó nó có thể điều chỉnh lại sự sai lệch về pha và tần số giữa các điểm kết nối trong hệ thống SDH. - Đồng thời con trỏ cũng được sử dụng để định vị điểm bắt đầu của một VC trong đẳng cấp cao hơn. Con trỏ được gắn vào các VC để đồng bộ các luồng số với các khung cấp cao hơn và ghi nhận địa chỉ của byte VC đầu tiên trong khung (byte POH thứ nhất). Ưu điểm của kỹ thuật con trỏ là cho phép ghép các luồng số trong VC vào khung truyền dẫn cấp cao hơn một cách dễ dàng mà không cần có bộ đệm trễ thời gian. Tất cả các sự thay đổi về pha và tốc độ bit đều có thể được bù bằng cách đồng chỉnh giá trị con trỏ. 4.1. Các phương pháp đồng chỉnh: Có ba phương pháp đồng chỉnh: *Đồng chỉnh dương ( Positive Justification ). *Đồng chỉnh âm ( Negative Justìfication ). *Đồng chỉnh zero ( Null Justification ). 4.1.1. Đồng chỉnh dương: Khi tốc độ của VC-4 là thấp hơn tốc độ của khung truyền dẫn (có nhghĩa là lúc đó khung truyền dẫn đã được tạo ra nhưng dữ liệu của VC-4 chưa có) để bù lại VC-4 sẽ được bắt đầu ở vị trí chậm hơn 3 byte trong khung truyền dẫn tương ứng ta gọi đó là đồng chỉnh dương. Trong khung truyền dẫn SDH lúc này sẽ có 3 byte không được sử dụng (để trống). Đó là các byte ngay sau con trỏ AU-4 trong phần SOH. Do thời gian truyền 1 byte là 0.65ms cho nên thời gian trể là; 3 x 0.65 ằ 2ms. Nguyên lý đồng chỉnh dương được mô tả như hình 4.1.a. 4.1.2. Đồng chỉnh âm. Tương tự như đồng chỉnh dương khi tốc độ của VC-4 cao hơn tốc độ của khung truyền dẫn ( nghĩa là phần dữ liệu VC-4 đã tạo xong mà chưa tạo được khung truyền dẫn ) thì lúc này VC-4 sẽ bắt đầu tại vị trí sớm hơn 3byte so với khung truyền dẫn tương ứng. 3byte đó sẽ chiếm vị trí trống của 3 byte H3 trong phần con trỏ AU-4 và tất cả dữ lệu đều được dịch lên sớm hơn 3 byte về phía con trỏ AU-4. Gía trị của con trỏ lúc này giảm đi 1 gọi là đồng chỉnh âm Vì thời gian truyền 1 byte là 0.65 ms nên thời gian truyền sớm hơn là: 3 x 0.65 ằ 2 ms. Nguyên lý đồng chỉnh âm được trình bày trong (hình 4.1.b.) PT(n) A PT(n) A Khung n PT(n) A PT(n) A Khung n+1` PT(n+1) A B TT(n-1) A Khung n+2 PT(n+1) A PT(n-1) A Khung n+3 a. Đồng chỉnh dương b. Đồng chỉnh âm Hình 4.1. Qúa trình đồng chỉn âm và đồng chỉnh dương. Trong đó: PT (n) : Con trỏ có giá trị n A: 3byte được sử dụng trong trường hợp nhồi âm. B : 3 byte được sử dụng trong trường hợp nhồi dưong. 4.1.3. Đồng chỉnh zero. Khi các đưa vào khung truyền dẫn cấp cao hơn mà không xẩy ra sự sai lệch về pha cũng như tần số thì không xẩy ra đồng chỉnh nào ta gọi đó là đồng chỉnh zero (con trỏ trước và sau khi đồng chỉnh có cùng một giá trị ). PT ( n ) A PT ( n ) A Hình 4.2. Mô tả hoạt động đồng chỉnh zero. 4.2. Phân loại con trỏ. Có hai loại con trỏ là: con trỏ AU và con trỏ TU 4.2.1. Con trỏ AU. Con trỏ AU có thể được chia làm hai loại là: con trỏ AU-4 và con trỏ AU-3. Các con trỏ này cho phép các VC-n đồng bộ về pha và tần số với các khung AU-n tương ứng. Các container sau có thể được ghép trực tiếp vào khung STM-1: 1 x VC-4 thông qua con trỏ AU-4 3 x VC-3 thông qua co trỏ AU-3. Con trỏ AU-43 được ký hiệu là AU-31 PTR và AU-32 PTR. Các con trỏ AU đặt trong vùng A hoặc B hoặc cả 2 vùng Avà B trong khung STM-1 như quy định trong bảng sau: AU Vị trí của con trỏ AU 4 Vùng A Vùng A và B 32 Vùng A 1. Con trỏ AU-4 PTR. a. Cấu tạo của con trỏ AU-4 PTR AU-4 PTR cho phép hiệu chỉnh thích hợp vị trí bắt đầu của VC bậc cao trong khung AU. H1 Y1 Y1 H2 1 1 H3 H3 H3 Hình 4.3. Cấu trúc của con trỏ AU-4 AU-4 PTR chiếm 9 byte đầu đầu tiên của hàng thứ 4 trong khung STM-1 như trong ( hình 4.3.)trong đó: - H1, H2: hai byte chứa giá trị của con trỏ. - H3: Được dùng mỗi khi có hoạt động chèn âm. - Y1 = 1001SS11 (các bit S không được chỉ ra) - Byte 1: Có các bit đều bằng 1. Gía trị của con trỏ và quá trình đồng chỉnh phụ thuộc vào các byte H1 H2 H3 1 6 7 16 N N N N S S I D I D I D I D I D H1,H2,H3. Cấu trúc của các byte này như sau: Hình 4.4. Cấu trúc của các byte H1,H2,H3. b.ý nghĩa các bit: -Các bits N(NDF: New Data Flag): Cờ dữ liệu mới dùng để định vị VC, để thông báo có dữ liệu vào.Thông báo này sẽ có giá trị sau khi nhận được 3 lần liên tiếp. Khi cấu trúc 4 bits thay đổi thì giá trị của con trỏ cũng thay đổi. NDF có hai trạng thái: Tích cực: còn gọi là trạng thái hoạt động .Khi đó ít nhất 3 trong 4 bits của NDF phù hợp với chuỗi 4 bits “1001”.Lúc đó giá trị con trỏ PTR thay đổi do tác động ngẫu nhiên. Không tích cực: còn gọi là trạng thái bình thường. Khi đó ít nhất 3 trong 4 bits của cờ NDF phù hợp với chuỗi 4bits “0110”. Lúc đó giá trị Pointer thể hiện pha của trường tin. Với các giá trị khác, NDF là không hợp lệ. -Các bit S (Style): Để nhận dạng con trỏ,giá trị của hai bit S trong từng trường hợp như sau: Giá trị SS Loại AU/TU 10 AU-4, AU-32, TU-32 01 AU-31, TU-31 Bit I (Increment): Các bít tăng. Bit D (Decrement ): Các bit giảm. Các giá trị của AU – 4 PTR: Giá trị của AU-4 PTR là một số nhị phân để chỉ thị khoảng cách giữa AU-4PTR và byte VC-4 trong khung STM-1.Pham vi chỉ thị củaAU – 4PTR được biểu diễn trong (hình 4.5) 522 522 522 523 0 0 0 1 87 782 782 782 86 86 86 521 521 521 R-SOH AU-4 PTR M-SOH 1 3 4 5 9 9 bytes 261 bytes Hình 4.5. Phạm vi chỉ thị của con trỏ AU-4 . Khung VC-4 trên được chia thành 783 nhóm, mỗi nhóm 3bytes (vì tổng số byte là 261 * 9 = 2349 bytes ). Mỗi vị trí nhóm trong VC -4 đều có thể là điểm bắt đầu, do đó cũng là vị trí mà con trỏ có thể chỉ đến. Giá trị con trỏ chính là bằng địa chỉ mà con trỏ chỉ đến (từ 0 đén728). Số giá trị con trỏ là: 2349 : 3 = 783 Vậy giá trị con trỏ AU- 4 là một số nhị phân trong khoảng từ 0 đến 782 (thập phân). Cấu trúc các byte của AU- 4PTR H1 Y Y H2 “1” “1” H3 H3 H3 Y : 1 0 0 1 S S 1 1 “1” : 1 1 1 1 1 1 1 1 Hoạt động của AU-4 PTR khi chèn: Ta xét hai trưòng hợp sau trong thời hạn một đa khung 500às có4 khung. (Hình 4.6.) Hoạt động của AU-4PTR khi chèn âm. (Hình 4.7.) Hoạt động của AU-4PTR khi chèn dương. Trong hai hình 4.6và 4.7: - Khung 1 thể hiện trạng thái hoạt động bình thưòng và giả thiết byte đầu tiên của VC-4 được xếp vào vị trí mang số thứ tự n,vậy giá trị con trỏ trong khung này bằng n. - Khung 2, tải trọng của VC-4 vẫn không thay đổi tức byte đầu tiên của VC-4 cũng được xếp vào vị trí n, như vậy giá trị con trỏ trong khung này cũng bằng n. - Khung 3 có yêu cầu chèn: + Nếu có nhu cầu chèn âm thì trong khung thứ 3 các bit D được đảo. Liền sau đó các byte tải trọng của VC-4 chiếm vị trí các byte H3 (các byte H3 đã bị xoá). Ta thấy so với hoạt động bình thường. H1 Y Y H2 1 1 H3 H3 H3 H1 Y Y H2 1 1 H3 H3 H3 H1 Y Y H2 1 1 H1 Y Y H2 1 1 H3 H3 H3 n-2 n-1 n-1 n-1 n n-2 n-1 n-1 n-1 n n-2 n-1 n-1 n-1 n n-2 n-1 n-1 n-1 n Bắt đầu VC-4 Khung 4 Khung 1 Khung 2 Khung 3 Giá trị con trỏ(n) Giá trị con trỏ(n-1) Giá trị con trỏ bit D đảo Chèn âm vào các byte H3 1 4 9 1 4 9 1 4 9 1 4 9 1 2 3 7 8 9 4 5 6 10 270 125às 250às 375às 500às Hình 4.6. Hoat động của AU-4 PTR khi chèn âm. thì các byte tải trọng của VC-4 đã dồn sang phía trái và byte đầu tiên của VC-4 bây giờ được sắp xếp vào vị trí n-1 . + Nếu có nhu cầu chèn dương thì các bit I trong các byte H1, H2 được đảo. Liền ngay sau đó chèn thêm 3 byte mang thông tin giả, sát ngay sau byte H3. Ta thấy các byte tải trọng của VC-4 đã dồn. H1 Y Y H2 1 1 H3 H3 H3 H1 Y Y H2 1 1 H3 H3 H3 H1 Y Y H2 1 1 H3 H3 H3 H1 Y Y H2 1 1 H3 H3 H3 n n n n+1 n-1 n-1 n n n n+1 Bắt đầu VC-4 Khung 4 Khung 1 Khung 2 Khung 3 Giá trị con trỏ(n) Giá trị con trỏ(n+1) Giá trị con trỏ bit I đảo 3 byte chèn dương 1 4 9 1 4 9 1 4 9 1 4 9 1 2 3 7 8 9 4 5 6 10 270 n n n n+1 n-1 n-1 n n n n+1 500às 375às 250às 125às Hình 4.7. Hoat động của AU-4 PTR khi chèn dương. 2. Con trỏ AU-3PTR. Con trỏ AU-3 ký hiệu là : AU-31 PTR và AU-32 PTR. a.AU -31PTR: Mỗi con trỏ dành cho một VC -31. Trong khung STM-1, trường tin của 3 x VC-31 phải có 3x AU-31PTR, AU-31PTR của VC-31 nào thì chỉ thị khoảng cách từ byte H3 của nó đến byte đầu tiên của VC-31 đó. Phạm vi chỉ thị của AU-31PTR được biểu diễn trong (hình 4.8), 4 con trỏ AU-31 riêng rẽ chiếm từng bộ 3 byte H1, H2, H3, việc đánh giá chỉ thị của AU-31PTR trong tải trọng của STM-1 được thực hiện theo từng nhóm 4 bytes liên tiếp. 2 byte NPI: 1 0 0 1 S S 1 1 và 1 1 1 0 0 0 0 0 (Bit S không được xác định). “1” : byte có các bits đều bằng 1. 1 9 10 11 12 13 X : byte không quy định. H1 H1 H1 H1 H2 H2 H2 H2 H3 H3 H3 H3 0 0 0 0 64 64 64 64 65 65 65 65 454 63 453 N P 1 1 1 N P 1 1 1 X X X N P 1 1 1 N P 1 1 1 X X X H1 H1 H1 H1 H2 H2 H2 H2 H3 H3 H3 H3 0 0 0 0 64 64 64 64 65 65 65 65 454 63 453 1 2 4 9 1 2 4 9 Hình 4.8: Phạm vi chỉ thị của AU-31PTR b. Giá trị của AU-32 PTR: Trong STM-1 có 3 con trỏ AU-32, mỗi con trỏ AU-32 là sự kết hợp các byte H1, H2, H3, riêng của nó như ( hình 4.9 ) dưới đây: 0 0 0 1 85 86 86 H1 H1 H1 H2 H2 H2 H3 H3 H3 521 521 H1 H1 H1 H2 H2 H2 H3 H3 H3 0 0 0 1 85 86 86 522 522 1 4 9 1 4 9 1 9 Hình 4.9: Phạm vi chỉ thị của AU -32 PTR. Các byte H1, H2, H3 đầu tiên thuộc về con trỏ AU-32 đầu tiên, các byte thứ hai thuộc về con trỏ AU-32 thứ hai và các byte thứ 3 thuộc về con trỏ AU-32 thứ ba. Hoạt động của mỗi AU-32PTR độc lập với nhau. 4.2.2.Con trỏ TU (TU-PTR). Con trỏ TU được xét theo 2 loại: Con trỏ TU-3 Con trỏ TU-1n và TU-2. 1. Con trỏ TU-3: Có hai kiểu TU-3PTR là: TU-31PTR và TU-32PTR a.Con trỏ TU-32PTR 764 J1 B3 C2 G1 F2 H4 Z3 Z4 Z5 J1 B3 C2 H1 H1 H1 H2 H2 H2 H3 H3 H3 0 0 0 1 84 84 H1 H1 H1 H2 H2 H2 H3 H3 H3 595 0 0 0 1 84 84 85 594 764 VC-4 AU-4 PTR AU-4 PTR 1 9 10 270 Chèn cố định 261 Hình 4.10. Phạm vi chỉ thị của TU-32 PTR. Ba con trỏ TU-32 riêng biệt được chứa trong 3 bộ 3 byte H1, H2, H3 tách biệt như trong ( hình 4.10 ). Cấu trúc của TU-32PTR như sau: H1 H1 H1 H2 H2 H2 H3 H3 H3 AU-4 PTR AU-4 PTR 1 9 10 270 J1 B3 C2 G1 F2 H4 Z3 Z4 Z5 J1 B3 C2 H1 H1 H2 H2 H3 H3 0 0 0 1 63 63 H1 H1 H2 H2 H1 H2 H3 H1 H2 H3 H3 H3 454 0 0 0 1 63 63 453 581 VC-4 H1 H2 H3 H1 H2 H3 64 64 64 64 b.Con trỏ TU-31PTR Hình 4.11. Phạm vi chỉ thị của TU-31 PTR. Giá trị của con trỏ TU-3PTR. Giá trị của con trỏ TU-3PTR được chứa trong byte H1 và H2, trong hai byte này giá trị của con trỏ được chứa trong 10 bits cuối cùng (từ bit 7 đến bit 16 của từ con trỏ). Giá trị của con trỏ TU-32 là số nhị phân trong phạm vi từ 0 đến 764 (thập phân), giá trị này chỉ ra khoảng cách giữa con trỏ và byte đầu tiên của VC-32. Giá trị của con trỏ TU-31 là số nhị phân trong khoảng từ 0 đến 581 (thập phân), giá trị này chỉ ra khoảng cách giữa con trỏ và byte đầu tiên của VC-31. 2. Con trỏ TU-1n và TU-2: Có các kiểu sau: TU – 11 PTR | TU – 12 PTR | TU – 1n PTR TU - 2 PTR Các TU-1 và TU-2 PTR dùng để đồng bộ các VC-1 và VC-2 vào trong một khung VC cấp cao hơn (VC-3 hoặc VC-4) về cả pha và tần số. Các con trỏ được bố trí trong một đa khung 500ms gồm 4 khung. Đầu khung thứ nhất đặt byte con trỏ V1, đầu khung thứ hai đặt byte con trỏ V2, đầu khung thứ ba đặt byte con trỏ V3 và đầu khung thứ tư là byte dự trữ V4. Các VC-1 hoặc VC-2 được truyền đi theo từng đa khung trong thời gian 125às. V1, V2 và V3 là 3 bytes con trỏ được truyền đi theo trong 3 khung 125ms. Cấu trúc của TU-1X và TU-2PTR được biểu diễn trong (hình 4.10) V1 V2 V3 V4 V1,V2 là giá trị địa chỉ của con trỏ thông báo địa chỉ của POH Byte con trỏ động dùng trong trường hợp chèn Dự trữ 125ms 250ms 375ms 500ms Hình 4.12.Cấu trúc của con trỏ TU-1X và TU-2 PTR. N N N N S S I I I I I D D D D D V1 V2 Cấu trúc của byte con trỏ V1, V2: N: (New data flag ): thông báo có dữ liệu mới vào. Có dữ liệu mới : N N N N = 1 0 0 1 Không có dữ liệu mới : N N N N = 0 1 1 0 I, D: Các thông báo bit chèn. SS: Xác định các loại TU. SS Loại con trỏ Khoảng cách 11 TU-11 0-103 10 TU-12 0-139 00 TU-21 0-427 01 TU-22 0-571 Khi hoạt động bình thường thì giá trị con trỏ chỉ thị khoảng cách từ byte V2 đến byte đầu tiên của payload VC trong đa khung TU (tức trong khung thứ hai của đa khung). 4.3.Phương pháp đánh số các byte dữ liệu. Cách đánh số trên các byte dữ liệu phụ thuộc vào thành phần cấu tạo nên khung nhằm mục đích xác định vị trí các dữ liệu riêng rẽ và phục vụ cho hoạt động của con trỏ. Trong cấu trúc của con trỏ các bit D và I sẽ chứa các con số này để thông báo vị trí bắt đầu của VC, tức là vị trí của POH trong VC này. Vì tổng cộng có 10 bit D và I nên có thể đánh số được 1023 vị trí. Tuy nhiên ta chỉ dùng đến 782 vị trí. RS0H AU-4PTR MSOH 9 3 5 1 Z5 F2 H4 Z3 Z4 168 83 680 J1 B3 C2 G1 H3 H2 H1 H3 H2 H1 H3 H2 H1 85 0 680 595 85 0 680 595 85 0 680 595 86 1 681 596 678 168 83 680 678 679 169 84 764 679 169 84 764 679 169 84 764 Fixed Stuff Bytes J1 B3 C2 G1 H3 H2 H1 H3 H2 H1 H3 H2 H1 85 0 680 595 85 0 680 595 85 0 680 595 86 1 681 596 678 168 83 680 678 679 169 84 764 679 169 84 764 679 169 84 764 168 83 680 593 593 391 594 594 594 390 390 390 125 ms 261 270 Hình 4.13. Đánh số trên TU-3 Quy tắc đánh số vị trí các byte trong đa khung TU bậc thấp - Byte mang số 0 xếp liền sau byte V2 - Byte mang số thứ tự cao nhất xếp liền trước byte V2 (tức cuối khung thứ nhất trong đa khung). - Khi có yêu cầu chèn dương thì bit I trong V1 và V2 bị đảo, ngay sau đó chèn thêm một byte mang thông tin giả sát sau byte V3. Khi kết thúc tác động chèn dương, giá trị con trỏ tăng thêm một đơn vị so với khi hoạt động bình thường. - Khi có yêu cầu chèn âm thì bit D trong V1 và V2 bị đảo, một byte trường tin của VC được xếp vào vị trí của byte V3. Kết thúc tác động chèn âm, giá trị con trỏ giảm đi một đơn vị. V1 78 103 V2 0 25 V3 26 51 V4 52 77 . . . . . . . . V1 105 139 . . V2 0 34 . . V3 35 69 V4 70 104 . . . . TU-11 TU-12 TU-21 TU-22 V1 V1 321 427 571 V2 V2 0 0 106 142 V3 V3 107 143 213 285 V4 214 320 V4 286 428 429 . . . . . . . . . . . . . . . . V3 Chèn âm 107 Chèn dương Hình 4.14. Hoạt động của TU-1/TU-2 PTR khi chèn Chương V THIếT Bị SDH, CấU TRúC MạNG Và CáC CHế Độ BảO Vệ 5.1.Thiết bị SDH: Trong hệ thống SDH các thiết bị được sử dụng gọi là các phần tử mạng NE ( Network Elements). Các phần tử mạng được điều khiển mạng điều hành SMN (SDH Management Network) Dưới đây là một tuyến quang đơn giản trong mạng truyền dẫn SDH. LT ADM SDXC LT 1. Thiết bị đầu cuối (LT - Line terminal ): LT PDH STM-M với M < N STM-N LT là một thành phần có nhiệm vụ ghép các luồng nhánh PDH để tạo thành tín hiệu SDH hoặc ghép các tín hiệu SDH có tốc độ thấp thành các tín hiệu SDH tốc độ cao hơn, sau đó biến đổi thành một luồng tín hiệu quang thích hợp để truyền đi và ngược lại LT cũng sẽ biến đổi từ một luồng tín hiệu quang chính thành nhiều luồng có tốc độ thấp hơn.Trong cấu hình nút trung tâm, một LT còn có thể sử dụng để rẽ nhánh quang từ một luồng tín hiệu quang đầu vào thành nhiều luồng quang ra có tốc độ khác nhau hoặc cùng tốc độ với luồng chính. 2. Thiết bị xen/rẽ luồng (ADM -Add/Drop Multiplex): ADM STM-N PDH STM-N STM-N Thiết bị ADM có nhiệm vụ xen/rẽ các luồng số,thiết bị này có ưu điểm đặc biệt hơn thiết bị xen/rẽ luồng PDH (Drop/Insert) ở chỗ là có thể tách ghếp từng luồng tín hiệu nhánh ở tốc độ bit theo yêu cầu mà không cần phải qua các cấp tách ghép trung gian.Do đó, số lượng thiết bị cần thiết sẽ giảm đi rất nhiều so với công nghệ PDH. 3. Thiết bị nối chéo luồng số đồng bộ (SDXC- Synchronous Digital Cross Connection ) Nối chéo cận đồng bộ có hạn chế là chức căng nối chéo chỉ được thực hiện tại từng tốc độ bit đã được định trước, nó thực hiện việc phân hướng tại DDF (Digital Distribution Frame – Khung phân phối số) trong khi nối chéo đồng bộ (SDXC) thực hiện nối chéo các luồng số và phân hướng ngay trong thiết bị nên có dung lượng xử lí lớn hơn và mềm dẻo hơn ADM. SDCX STM-N STM-M/PDH STM-N STM-N với M<N Tên chung của SDXC là: SDXC N/M, trong đó: N: cấp độ ngõ ra. M: tốc độ cần chuyển. 4. Thiết bị lặp (REG - Regenerator ). REG Thiết bị lặp có nhiệm vụ tái tạo lại tín hiệu và khuyếch đại xung để truyền đi tiếp khi tín hiệu bị suy hao hoặc bị méo dạng 5.1.1.Chức năng ghép kênh SDH. Bộ ghép kênh đầu cuối TM (Terminal Multiplexer ) sẽ thực hiện 63 luồng 2 Mbit/s thành 1 luồng 155 Mbit/s (hình 5.1 ).Các tín hiệu PDH khác như tín hiệu 34 Mbit/s,140 Mbit/s cũng có thể được ghép kênh nếu cần. Luồng 2, SDH 34,140, MUX SW STM-N 155 Mbit/s Hình 5.1. miêu tả ghép kênh SDH. 5.1.2.Chức năng xen rẽ luồng Chức năng xen rẽ luồng cũng được thực hiện nhờ bộ xen rẽ luồng ADM (Add/Droop Multiplexer).Thiết bị này cho phép xen rẽ tất cả các luồng PDH (2,34,140 Mbit/s theo tiêu chuẩn Châu Âu) và cả các tín hiệu STM-N, tuỳ theo nó là loại SDXC dùng cho loại tín hiệu STM-1,STM-4,STM-16.Các luồng tín hiệu có thể truy nhập và chuyển trực tiếp bằng các lệnh phần mềm. DXC 2.5Gbit/s 2.5 Gbit/s Trybutary Interface 2 M 34 M 140 M STM-1 STM-4 Hình 5.2. Miêu tả chức năng xen rẽ luồng STM-16 ADM. 5.1.3.Chức năng nối chéo luồng. Trong mạng đồng bộ, chức năng nối chéo dùng để nối bán cố định các kênh khác nhau một cách bất kì có sự điều khiển bằng phần mềm, trong khi chuyển mạch chỉ là nối tạm thời dưới sự điều khiển của người sử dụng.Tuy nhiên khi các dịch vụ ATM phát triển thì các chức năng nối chéo và chuyển mạch sẽ được hợp nhất. Dung lượng của SDXC lớn hơn rất nhiều so với ADM. Nếu so sánh nối chéo PDH và SDH thì nối chéo PDH thiêt lập chậm hơn, kém tin cậy và giá thành đắt. Sự khác nhau quan trọng nhất giữa nối chéo cận đồng bộ (DXC) và nối chéo đồng bộ (SDXC) là lập kế hoạch phát triển thực tế. DXC yêu cầu những nơi có chức năng xen/rẽ lớn, trong khi đó SDXC không cần bộ phận riêng biêt của thiết bị. Mặc dù chức năng nối chéo có thể phân phối xuyên xuốt mạng đồng bộ, tuy vậy vẫn có khả năng có một bộ phận của thiết bị SDXC đứng riêng biệt. Để bổ xung chức năng nối chéo phân tán cuẩ mạng đồng bộ, hai loại thiết bị nối chéo được sử dụng là SDXC 4/4 và SDXC 4/1. SDXC 4/4: Đây là loại có thể tiếp nhận các đầu vào 140 Mbit/s, 155 Mbit/s, 622 Mbit/s hoặc cao hơn. Nó có thể nối chéo các container ảo VC-4, tức là có thể nối chéo các luồng số tốc độ 155Mbit/s hoặc 140Mbit/s. Thiết bị này được sử dụng trong lõi của mạng truyền dẫn. SDXC 4/1: Đây là loại có thể tiếp nhận các đầu vào 2 Mbit/s, 155 Mbit/s, 622 Mbit/s hoặc cao hơn. Nó có thể nối chéo các container ảo VC-1, tức là các nhánh 2Mbit/s. Ngoài ra, trong một số trường hợp SDXC 4/1 cũng có khả năng nối chéo VC-2, VC-3 và VC-4. Các bộ phận này của thiết bị có thể sử dụng trong các trường hợp đặc biệt cần bổ xung linh hoạt một điểm trong vỏ ngoài của mạng truyền dẫn SDH. 155 Mbit/s 2 Mbit/s 34 Mbit/s 155 Mbit/s 140 Mbit/s 2 Mbit/s 140 Mbit/s 34 Mbit/s Hình 5.3.Mô tả chức năng nối chéo luồng SDXC 4/1. 5.2. Các cấu hình mạng Trong mạng SDH, các bộ ghép kênh đồng bộ có thể được sử dụng dưới dạng một số cấu hình sau đây: 5.2.1. Cấu hình điểm nối điểm (point - to - point ): Đây là loại cấu hình mà hai bộ ghép đầu cuối nối trực tiếp với nhau bằng sợi cáp quang. TRM STM-N TRM Ưu điểm của loại cấu hình này là có thể đạt được dung lượng khai thác bằng với dung lượng thiết kế. Loại cấu hình này chỉ áp dụng cho các tuyến có dung lượng nhỏ và cự li ngắn. 5.2.2.Cấu hình xen/rẽ (Cấu hình đường thẳng): ADM STM-N ADM STM-N ADM Ngoài hai bộ ghép đầu cuối ,các trạm trung gian đều làm chức năng của bộ xen rẽ ADM. Tại các nút, ADM có thể xen/rẽ các nhánh hoặc nối chéo các nhánh. Loại cấu hình này áp dụng cho các tuyến có dung lượng lớn và cự li dài. 5.2..3.Cấu hình cây (Hub): TRM HUB TRM TRM Đây là loại cấu hình có 1 nút chính. Trạm nút chính này được nối với các nút ở xa của một mạng đa điểm nhờ sử dụng các giao diện nhánh đồng bộ. Các nút ở xa đóng vai trò là các đầu cuối LT. 5.2.4 Cấu hình tái sinh: STM -N REG STM-N REG 5.2.5Cấu hình mạng vòng (Ring): Loại cấu hình này có các nút đều đóng vai trò bộ ghép xen rẽ ADM và tạo thành một vòng kín. Đối với các vùng mạng cần có độ tin cậy cao, thông tin không được gián đoạn thì người ta dùng mạng vòng, loại này có dung lượng lớn và có khả năng tự phục hồi đường truyền khi nút và đường dây có sự cố mà không cần phải có sự can thiệp từ bên ngoài. Có thể chia thành hai loại mạng Ring như sau: Mạng RING đơn hướng ( Unidirectional ) Mạng RING song hướng (Bidirectional ) STM-N ADM ADM ADM ADM 5.2.6.Cấu hình hỗn hợp: DXC DXC DXC DXC DXC DXC STM-N Loại cấu hình được tạo nên do sự kết hợp nhiều loại cấu hình đã xét ở trên trong cùng một mạng. Các nút làm chức năng xen/rẽ và nối chéo nhưng dung lượng nối chéo là chủ yếu được kí hiệu là DXC (Digital Cross Connect). Ta thấy có nhiều loại cấu hình nhưng chỉ có 2 loại cấu hình mạng vòng và hỗn hợp mới có khả năng chuyển mạch bảo vệ tuyến và chuyển mạch bảo vệ đường dây trong khi các cấu hình còn lại chỉ có khả năng chuyển mạch bảo vệ tuyến. Ký hiệu : TRM: Đầu cuối ADM: Thiết bị xen rẽ luồng HUB:Trung tâm SDXC: Thiết bị nối chéo số đồng bộ REG: Thiết bị lặp 5.3. Các chế độ bảo vệ . Ơ kỹ thuật PDH, chế độ bảo vệ 1+1 và N+N (N: Làm việc, M: Dự phòng). Với kỹ thuật SDH còn có các chế độ sau; Chế độ 1+1 ( không trở lại vị trí ban đầu). Chế độ 1/N (trỏ lại vị trí ban đầu). Bảo vệ STM-16 ( tốc độ cao ). 5.3.1. Sơ đồ bảo vệ 1+1 Kênh hoạt Hoạt động động A a. Trước khi mất Kênh hoạt Bảo vệ động B Kênh hoạt Bảo vệ động A b. Sau khi mất Kênh hoạt Hoạt động động B Hình 5.4. Sơ đồ bảo vệ 1+1. Sơ đồ bảo vệ 1+1 ( hình 5.4 ) gồm 2 kênh giống nhau và đều mang lưu lượng. Đây là kiểu sắp xếp đối xứng về kênh không có giành cho dự phòng. Trong bảo vệ 1+1, 1 kênh được chuyển khi kênh khác mất nhưng không tfrở lại kênh ban đầu khi khắc phục song sự cố. Điều này đòi hỏi một cầu nối vật lý cố định được hình thành giữa 2 kênh. 5.3.2. Sơ đồ bảo vệ 1/N Sơ đồ bảo vệ 1/N ( hình 5.5) gồm N kênh hoạt động và một kênh bảo vệ (dự phòng). Khi phát hiện được 1 kênh hoạt động nào đố bị mất thì 1 yêu cầu được chuyển tới đầu phát để truyênf lưu lượng sang tới dự phòng. Khi hết sự cố trên kênh gốc thì lưu lượng lại được chuyển từ kênh dự phòng về kênh gốc này sau một chu kỳ trễ (đợi hồi phục). Vì vậy mà sơ đồ thuộc loại chuyển mạch có trở lại . Bảo vệ Hoạt động Hoạt động Hoạt động Kênh hoạt động A Kênh hoạt động B Kênh hoạt động C Kênh hoạt động A Kênh hoạt động B Kênh hoạt động C Bảo vệ Hoạt động Hình 5.5. Sơ đồ bảo vệ 1/N. 5.3.3. Bảo vệ STM-16 . Chuyển mạch bảo vệ STM-16 được thực hiện trên đoạn ghép giữa các nút ADM trong mạng vòng. Các hệ thống mạng vòng tự hồi phục phải được cung cấp hoạt động song hướng và không thể thay đổi phương thức. Bảo vệ trong mạng STM-16 tự hồi phục. Việc bảo vệ mạng vòng tự hồi phục dựa trên cơ sở lớp đường SDH và hoạt động nhờ các byte K. Mạng vòng trục chính được thiết kế để đề phòng rủi ro như đứt cáp, hỏng các nút ADM, hỏng các trạm lặp và suy giảm tín hiệu thông qua cấu trúc bảo vệ chia đều 2 hướng. Mạng vòng tự hồi phục phát hiện và cách ly sự cố, dịch tuyến lại lưu lượng của đoạn có sự cố trong mấy miligiây (thời gian cực đại cho phát hiện chuyển mạch là 10ms và thêm 50ms cho hoàn thành chuyển mạch). Trong trường hợp nhiều sự cố thì mạng vòng đường trục được phân thành nhiều đoạn bảo vệ riêng để hồi phục lưu lượng trong các phần mạng. Sơ đồ bảo vệ chuyển mạch 2 hướng của đoạn ghép SDH giữa các nút ADM ( hình 5.6). ADM ADM ADM ADM ADM STM-N ADM B A C E D Hình 5.6. mạch vòng hai hướng . 5.4.Bảo vệ mạng vòng: Mạng vòng kết hợp được sử dụng tin cậy và kinh tế. Các mạng vòng phát triển phong phú và có thể phân loại thành: Mạng vòng đơn ( Single Ring Network ) Mạng đa vòng ( Multiplex Ring Network ) Đối với các dạng vòng này, chế độ bảo vệ được thực hiện như sau: 5.4.1. Mạng vòng đơn. ở dạng vòng đơn, có hai loại mạch tự hàn (Self Healing Ring) + Mạng vòng một hướng (Unidirectionl Ring) + Mạng vòng hai hướng (Budirectonnal Ring) Mạng vòng một hướng: ADM ADM ADM ADM ADM Sợi đang làm việc Sợi dự phòng STM-N ADM B A C E D Hình 5.7. mạch vòng một hướng Với mạng vòng 1 hướng, lưu lượng truyền và nhận thông tin trên cùng một hướng của vòng trên 1 sợi tích cực . Sợi dự phòng có thể được sử dụng cho 2 lưu lượng: hoặc luồng STM-N rỗng hoặc lưu lượng có mức ưu tiên thấp. Trong sơ đồ này tín hiệu từ A đến C đi theo hướng A –B-C, còn tín hiệu từ Cđến A đi theo đường cắt khác: C-D-E-A. Mạng vòng 1 hướng có thể tạo nên chỉ bằng 1 sợi quang. Tuy nhiên, trong trường hợp đó mạng sẽ bị phá huỷ hoàn toàn nếu có sự cố xẩy ra ở 1 điểm trên mạng. Vì vậy, trên thực tế người ta thường dùng mạch vòng 1 hướng với số luợng trong cáp lớn hơn 1. Mạng vòng 2 hướng: Mạngvòng 2 hướng có sơ đồ như (hình 5.8) ADM ADM ADM ADM ADM STM-N ADM B A C E D E D Hình 5.8. mạch vòng hai hướng. Với mạng vòng hai hướng, hai sợi lưu lượng truyền và nhận lưu thông trên các hướng khác nhau của vòng và sử dụng cả 2 sơị cùng một cặp sơị 1 nữa độ rộng băng được dành cho bảo vệ, cho phép gửi lưu lượng cho mức ưu tiên thất và cho bảo vệ 1/N giữa các nút mạng kế tiếp. Trong sơ đồ này tín hiệu từ A đén C đi theo hướng A- B- C-, tín hiệu từ C đến A đi theo hướng C-B-A. 5.4.2. Các cơ cấu bảo vệ mạng vòng. Có 2 loại bảo vệ mạng vòng: - Bảo vệ đường (Path Protection). - Bảo vệ đa đoạn (Muyltiplex Section Protection) hay (Section Protection) * Bảo vệ đường: Là bảo vệ đầu cuối thực hiện trên các mức nhánh sau khi phát hiện ra sự cố trên đường truyền , nghĩa là nếu có sự cố trên đường 1 (từ A đến B hoặc từ B đén C hoặc tại B) thì lưu lượng sẽ được chuyển sang đường 2 lưu lượng được nhân đôi đồng thời trên cả 2 sợi: sợi 1 làm việc và sợi 2 dự phòng. Bảo vệ đường mô tả như ( hình 5.9). Trong ví dụ này từ điểm A đến điểm C đi theo hướng A – B - C, tín hiệu từ C đến A đi theo hướng C – D – E – A. Khi có sự cố đường truyền, ví dụ như đoạn B-C tín hiệu từ C đến A vẫn được giữ nguyên, còn tín hiệu tù A đến C sẽ đi theo hướng ngược lại: A- E – D – C. ADM ADM ADM ADM ADM Luồng nhánh Đường 1 Sợi 1 Sợi 2 B A C E D Đường 2 Hình 5.9. bảo vệ đướng * Bảo vệ đoạn: Bảo vệ đoạn hay (bảo vệ đa đoạn) dựa trên cơ sở phát hiện sự cố ở tường đoạn do cả 2 bộ ghép kênh có xen ADM nằm ở 2 nơi xẩy ra sự cố. Nếu sự cố xẩy ra trên đoạn 1, luồng STM-N sẽ được đổi ngược hướng bởi chuyễn mạch bảo vệ. Bảo vệ đoạn thường là chậm hơn 1 chút so với bảo vệ đường vì 1 số thông tin từ các ADM lân cận nhau sẽ được yêu cầu xem xét theo một thứ tự để thay đổi vị trí của chuyển mạch bảo vệ. Ví dụ cho kiểu bảo vệ đoạn được minh hoạ trong (hình 5.10) ADM ADM ADM ADM ADM Luồng nhánh B A C E D Hình 5.10. bảo vệ đoạn hay bảo vệ đa đoạn . Trong ví dụ này tín hiệu ở chế độ làm việc bình thường được quy định giống như bảo vệ đường như trong phần trên khi có sự cố xẩy ra ví dụ: trên đoạn B-C, thiết bị ADM tại B và C sẽ tự động đấu vòng tại chỗ có phía có sự cố, kết quả là luồng tín hiệu B-C sẽ chuyễn sang luồng B-A-E-D-C. * Mạch vòng tự hồi phục 1 hướng bảo vệ đường; Nếu lựu chọn phương án mạch vòng 1 hướng và phương pháp bảo an theo luồng ta sẽ có sơ đồ mạch vòng hình 5.11. ADM ADM ADM ADM ADM Luồng nhánh ADM B A C Luồng nhánh P1 E D E D Hình 5.12. Mạch vòng tự hồi phục 1 hướng bảo vệ đướng Trong sơ đồ này chế độ làm việc bình thường, tín hiệu từ A đến C đi theo hướng A –B – C, đến A đi theo hướng C- D –E –A, trong trường hợp có sự xẩy ra, ví dụ trên đoạn A-C hoặc B-C chuyển mạch P2 đổi chiều, khi đó chiều tín hiệu từ C đến A vẫn được giữ nguyên còn chiều từ A dến C sẽ đổi hướng từ A – B – C, sang hướng A – E – D – C, còn nếu sự cố xẩy ra trên đoạn A – E, E – D, hoặc D – C. Chuyển mạch P1 sẽ đổi chiều còn P2 giữ nguyên trạng thái, kết quả là tín hiệu từ A đến C vẫn giữ nguyên còn tín hiệu từ C đến A sẽ chuyển từ hướng C – D – E – A, sang hướng C – B – A. Việc bảo an giữa 2 điểm bất kỳ của mạch vòng sẽ được thực hiện hoàn toàn tương tự như nhau giữa 2 điểm A và C cách bảo an mạng này nói chung đơn giản nhất và đòi hỏi dự phòng 100%. * Mạch vòng tự hồi phục 1 hướng bảo vệ đoạn: ADM ADM ADM ADM ADM Sợi đang làm việc Sợi dự phòng STM-N ADM B A C E D Hình 5.13.Mạch vòng tự phục hồi 1 hướng bảo vệ đoạn. ở chế độ làm việc bình thường tín hiệu từ A đến C đi theo hướng A- B – C, còn tín hiệu từ C đến A đi theo hướng C – D – E – A, khi có sự cố xẩy ra, chẳng hạn như trên phân đoạn E –D, thiết bị ADM tại E và D sẽ tự động đấu vòng tại chỗ ở phía xẫy ra sự cố, kết quả là tín hiệu từ A đến C vẫn được giữ nguyên còn tín hiệu từ C đến A đi theo hướng C –D – B – A - E – A. Cách bảo an kiểu mạch vòng tự hồi phục 1 hướng theo phân đoạn nói chung là đơn giản, có phần đơn giản hơn so với kiểu bảo an theo luồng vì thực tế nếu có sự xẩy ra toàn bộ mạng chỉ có 2 thao tác đấu vòng đấu vòng mạng tại 2 thiết bị ADM, trong khi đó kiểu bảo an theo luồng đòi hỏi phải có thao tác chuyển mạch tương ứng. * Mạch vòng tự hồi phục 2 hướng bảo vệ đoạn. Mạng vòng tự hồi phục 2 hướng bảo an theo phân đoạn tuỳ thuộc theo số lượng sợi sử dụng có các phương án lựu chọn khác. Chẳng hạn nếu mạch vòng 4 sợi ta sẽ chọn 2 soị làm sợi công tác còn 2 sợi làm dự phòng như hình 5.14 ADM ADM ADM ADM ADM Dự phòng STM-N STM-N ADM B A C E D E D Hình 5.14. Mạch vòng tự hồi phục 2 hướng bảo vệ đoạn. Còn nếu chỉ sử dụng 2 sợi thì để tạo nên mạch sự phòng người ta chia tổng số khe thời gian tải in ra làm đôi, một phần để tải in ra chế độ bình thường, còn một phần làm dự phòng. Cách bảo an này được thể hiện ở hình 5.15 STM –N timeslots Làm việc Dự phòng STM-N ADM ADM ADM ADM ADM Sợi dự phòng STM-N ADM B A C E D Hình 5.15. Mạch vòng 2 hướng bảo vệ đoạn. (2 sợi). 5.4.3.Mạch đa vòng: Mạch đa vòng là cấu trúc mạng trong đó có 2 hay nhiều mạch vòng nhau. Ví dụ: cho cấu trúc mạch đa vòng này được minh hoạ ở (hình 5.16). Mạch đa vòng đòi hỏi phải có 1 nút chung để đảm bảo sự lưu thông giữa các vòng, cấu hình của nút này ảnh hưởng đến số lượng của các giao diện. Cấu trúc mạch đa vòng làm độ tin cậy của mạch tăng tỷ lệ với số mạch vòng giao nhau. Trong cấu trúc đa mạch vòng này, điểm giao nhau của các mạch vòng có thể dùng nhiều bộ ADM, nhưng phương án tối ưu là sử dụng các bộ phối luồng ở các vị trí này nó vừa làm giảm số lượng thiết bị vừa tránh được quá tải lưu lượng và tăng độ mềm dẻo của mạng. R1 R2 R3 DXC R4 Hìng 5.16. Cấu trúc mạng đa vòng. MụC Lục Chương I: Giới thiệu kỹ thuật SDH..............................................……………………... 1 1.1.Kỹ thuật PDH..........................................................……………….. 1 1.1.1Khái niệm PDH.........................................................................….. 1 1.1.2. Ghép kênh PDH.......................................................................…. 1 1.1.3. Chức năng xen rẽ luồng PDH..................................................…. 3 1.1.4. Nhược điểm của PDH..............................................................…. 3 1.2. Kỹ thuật truyền dẫn số đồng bộ SDH……………………………. 4 1.2.1. Khái niệm SDH…………………………………………………. 4 1.2.2. Ghép kênh SDH…………………………………………………. 6 1.2.3.Các đặc điểm của SDH…………………………………………... 6 1.3. Sự khác nhau giữa kỹ thuật PDH và SDH………………………… 9 Chương II: Kỹ thuật truyền dẫn số đồng bộ PDH...........................………………..... 11 2.1. Ghép kênh SDH........................................................................….. 11 2.2. Các phần tử tạo thành khung truyền dẫn SDH…………………... 14 2.2.1. Con tai ner……………………………………………………... 14 2.2.2. Con tai ner ảo VC……………………………………………… 15 2.2.3. Đơn vị luồng TU………………………….…………………… 18 2.2.4. Nhóm đơn vị luồng TUG…………………………………….… 20 2.2.5. Đơn vị quản lý ………………………………………………… 24 2.2.6. nhóm đơn vị quản lý AUG……………………………………. 26 2.2.7. Khung STM-1…………………………………………………. 26 2.2.8. Khung STM-N………………………………………………… 29 2.2.9. Cấu trúc khung SOH…………………………………………... 30 2.2.10. POH………………………………………………………….. 33 chương III: Sắp xếp luồng PDH vào khung SDH……………………………………... 37 3.1. Sắp xếp luồng 140Mbit/s vào container C-4…………………….. 37 3.2. Sắp xếp luồng 34Mbít/s vào container C-3……………………… 40 3.3. Sắp xếp luồng 2Mbít/s vào container C-12……………………… 43 Chương IV: Hoạt động của con trỏ...……………………............................................... 48 4.1. Các phương pháp đồng chỉnh ........……....................................... 48 4.1.1 Đồng chỉnh dương.............................…...................................... 48 4.1.2.Đồng chỉnh âm...................................…..................................... 49 4.1.3 Đồng chỉnh zero ..................................…................................... 50 4.2. Phân loại con trỏ ...................................….................................... 50 4.2.1. AU con trỏ .............................................…................................ 50 4.2.2.TU con trỏ ................................................….............................. 57 4.3. Phương pháp đánh số các byte dữ liệu…………………………... 61 Chương V: Thiết bị SDH, cấu trúc mạng và các chế độ bảo vệ ....…………………... 64 5.1. Thiết bị SDH.....................................................................………. 64 5.1.1.Chức năng ghép kênh SDH.......................................…………... 66 5.1.2. Chức năng xen rẽ luồng ...........................................………….. 67 5.1.3.Chức năng nối chéo luồng.....................................…………….. 67 5.2. Cấu trúc mạng..............................................................………….. 68 5.2.1. Cấu hình điểm tới điểm………………………………………... 69 5.2.2. Cấu hình đường thẳng……………………………………….… 69 5.2.3. Cấu hình cây……………………………………………..……. 69 5.2.4. Cấu hình tái sinh………………………………………………. 70 5.2.5. Cấu hình mạng vòng…………………………………………... 70 5.2.6. Cấu hình hỗn hợp................................................…………….... 71 5.3. Các chế độ bảo vệ.......................................................…………... 71 5.3.1. Sơ đồ bảo vệ 1+1………………………………………………. 72 5.3.2. Sơ đồ bảo vệ mạng vòng………………………………………. 72 5.3.3. Bảo vệ STM-16………………………………………………… 73 5.4. Bảo vệ mạng vòng……………………………………………….. 74 5.4.1. Mạng vòng đơn ..........................................................……….... 75 5.4.2. Các cơ cấu bảo vệ mạng vòng......................................………... 76 5.4.3. Mạch đa vòng...............................................................………... 82