Đo nhiệt độ và điều chỉnh nhiệt độ

unit ) bao gồm : Các thanh ghi chức năng đặc biệt (SFR). Đơn vị logic học (ALU : Arithmetic Logical Unit ) cổng vào ra (I/O) Bộ nhớ chương trình và bộ nhớ dữ liệu. Đơn vị xữ lý trung tâm nhận trực tiếp xung từ bộ giao động, ngoài ra còn có khả năng đưa một tín hiệu giữ nhịp từ bên ngoài. Chương trình đang chạy có thể cho dừng lại nhờ một khối điêu khiển ngắt ở bên trong. Các nguồn ngắt có thể là: các biến cố ở bên ngoài, sự tràn bộ đếm định thời, hoặc cũng có thể là giao diện nối tiếp. Hai bộ định thời 16 bit hoạt động như một bộ đếm. Các cổng (port0, port1, port2, port3 ). Sữ dụng vào mực đích điều khiển. Ở cổng 3 còn có thêm các đường dẫn điều khiển dùng để trao đổi với bộ nhớ bên ngoài, hoặc để đầu nối giao diện nối tiếp,cũng như các đường ngắt dẫn bên ngoài. Giao diện nối tiếp cũng chứa một bộ truyền và bộ nhận không đồng bộ làm việc độc lập với nhau.Tốc độ truyền qua cổng nối tiếp có thể đặt trong dải rộng và được ấn định bằng một bộ định thời. Trong vi điều khiển 89S52 có hai thành phần quan trọng khác là bộ nhớ và thanh ghi : Bộ nhớ gồm có bộ nhớ RAM và bộ nhớ ROM dùng để lưu trữ dữ liệu và mã lệnh. Các thanh ghi sữ dụng để lưu trữ thông tin trong quá trình xữ lý. Khi CPU làm việc nó thay đổi nội dung của các thanh ghi. 1.3. Mô tả chức năng các chân a.port0 : là port có hai chức năng ở trên chân từ chân 32 đến 39 trong các thiết kế cỡ nhỏ ( không dùng bộ nhớ mở rộng) có hai chức năng như các đường I/O. Đối với các thiết kế cỡ lớn với bộ nhớ mở rộng nó được kết hợp kênh giữa các bus. b.port1 : port1 là một port I/O trên các chân từ 1-8. Các chân có thể dùng cho thiết bị ngoại vi nếu cần. Port1 không có chức năng khác vì vậy chúng chỉ được dùng trong giao tiếp các thiết bị ngoài. c.port2 : port2 là một port công dụng kép trên các chân 21 đến 28 được dùng như các đường xuất nhập hoặc là byte cao của bus địa chỉ 16 bit đối với các thiết kế dùng bộ nhớ mở rộng hoặc các thiết kế có nhiều hơn 256 byte bộ nhớ dữ liệu ngoài. d.Port3 : port3 là một port công dụng kép trên các chân 10 – 17. Các chân của port này có nhiều chức năng riêng, các công dụng chuyển đổi có liên hệ với các đặc tính đặc biệt của 8051/89S52 như ở bảng sau: e.PSEN (Program Store Enable ) : 89S52 có 4 tín hiệu điều khiển PSEN là tín hiệu trên chân 29. Nó là tín hiệu điều khiển cho phép bộ nhớ chương trình mở rộng và thường được nối đến chân OE (Output Enable) của một EPROM để cho phép đọc các byte mã lệnh. PSEN sẽ ở mức thấp trong thời gian lấy lệnh. Các mã nhị phân của chương trình được đọc từ EPROM qua bus và được chôt vào thanh ghi lệnh của 89S52 để giải mã lệnh. Khi thi hành chương trình trong ROM nội (89S52) PSEN sẽ ở mức thụ động( mức cao). f.ALE (Address Latch Enable ) : Tín hiệu ra ALE trên chân 30 tương hợp với các thiết bị làm việc vớicác xữ lý 8585, 8088, 8086, 8051 dùng ALE một cách tương tự cho việc giải mã các kênh các bus địa chỉ và dữ liệu khi port 0 được dùng trong chế độ chuyển đổi của nó: vừa là bus dữ liệu vừa là bus thấp của địa chỉ, ALE là tín hiệu để chốt địa chỉ vào một thanh ghi bên ngoài trong nữa đầu của chu ký bộ nhớ. Sau đó các đường port 0 dùng để xuất hoặc nhập dữ liệu trong nữa sau chu kỳ của bộ nhớ. Các xung tín hiệu chân ALE có tốc độ bằng 1/6 lần tần số dao động trên chip và có thể dùng làm nguồn xung nhịp cho các hệ thống. Nếu xung trên chân 8051 là 12MHz thì ALE có tần số 2MHz. Chỉ ngoại trừ khi thi hành lệnh MOVX, một xung ALE sẽ bị mất. Chân này cũng được làm ngõ vào cho xung lập trình cho EPROM trong 8051. g.EA (External Access) : Tín hiệu vào EA trên chân 31 thường được mắc lên mức cao (+5V) hoặc mức thấp (GND). Nếu ở mức cao, 8051 thi hành chương trình từ ROM nội trong khoảng địa chỉ thấp (4K). Nếu ở mức thấp, chương trình chỉ được thi hành từ bộ nhớ mở rộng. Khi dùng 8031, EA luôn được nối mức thấp vì không có bộ nhớ chương trình trên chip. Nếu EA được nối mức thấp bộ nhớ bên trong chương trình 89S52 sẽ bị cấm và chương trình thi hành từ EPROM mở rộng. Người ta còn dùng chân EA làm chân cấp điện áp 21V khi lập trình cho EPROM trong 89S52. h.SRT (Reset) : Ngõ vào RST trên chân 9 là ngõ reset của 8051. Khi tín hiệu này được đưa lên múc cao (trong ít nhất 2 chu kỳ máy ), các thanh ghi trong 89S52 được tải nhưõng giá trị thích hợp để khởi động hệ thống. i.Các ngõ vào bộ dao động trên chip : Như đã thấy trong các hình trên , 89S52 có một bộ dao động trên chip. Nó thường được nối với thạch anh giữa hai chân 18 và 19. Các tụ giữa cũng cần thiết như đã vẽ. Tần số thạch anh thông thường là 12MHz j.Các chân nguồn : 89S52 vận hành với nguồn đơn +5V. Vcc được nối vào chân 40 và Vss (GND) được nối vào chân 20. 2. Tổ chức bộ nhớ 89S52 có bộ nhớ theo cấu trúc Harvard : có những vùng cho bộ nhớ riêng biệt cho chương trình, dữ liệu. Như đã nói ở trên, cả chương trình và dữ liệu có thể ở bên trong 89S52, dù vậy chúng có thể được mở rộng bằng các thành phần ngoài lên đến tối đa 64 Kbytes bộ nhớ chương trình và 64 Kbytes bộ nhớ dữ liệu. Bộ nhớ bên trong bao gồm ROM (89S52) và RAM trên chip, RAM trên chip bao gồm nhiều phần : phần lưu trữ đa dụng, phần lưu trữ địa chỉ hóa từng bit, các bank thanh ghi và các thanh ghi chức năng đặc biệt Hai đặc tính cần lưu ý là : Các thanh ghi và các port xuất nhập đã được xếp trong bộ nhớ và có thể được truy xuất trực tiếp như các địa chỉ bộ nhớ khác. Ngăn xếp trong RAM nội thay vì ở trong RAM ngoài như trong các bộ vi xử lí khác. Chi tiết về bộ nhớ RAM trên chip : Như ta đã thấy trên hình sau, RAM bên 89S52 được phân chia giữa các bank thanh ghi (00H - 1FH), RAM địa chỉ hóa từng bit (20H - 2FH), RAM đa dụng (30H - 7FH) và các thanh ghi chức năng đặc biệt (80H - FFH). RAM đa dụng Địa chỉ byte Địa chỉ bit 7F 30 2F 2E 2D 2C 2B 2A 29 28 27 26 25 24 23 22 21 20 1F 18 17 10 0F 08 07 00 RAM đa dụng 7F 7E 7D 7C 7B 7A 79 78 77 76 75 74 73 72 71 70 6F 6E 6D 6C 6B 6A 69 68 67 66 65 64 63 62 61 60 5F 5E 5D 5C 5B 5A 59 58 57 56 55 54 53 52 51 50 4F 4E 4D 4C 4B 4A 49 48 47 46 45 44 43 42 41 40 3F 3E 3D 3C 3B 3A 39 38 37 36 35 34 33 32 31 30 2F 2E 2D 2C 2B 2A 29 28 27 26 25 24 23 22 21 20 1F 1E 1D 1C 1B 1A 19 18 17 16 15 14 13 12 11 10 0F 0E 0D 0C 0B 0A 09 08 07 06 05 04 03 02 01 00 BANK 3 BANK 2 BANK 1 Default register Bank for RO¸R7 Bảng tóm tắt bản đồ vùng bộ nhớ trên chip 89S52 Địa chỉ byte Địa chỉ bit FF F0 E0 D0 B8 B0 A8 A0 99 98 90 8D 8C 8B 8A 89 F7 F6 F5 F4 F3 F2 F1 F0 B E7 E6 E5 E4 E3 E2 E1 E0 ACC D7 D6 D5 D4 D3 D2 D1 D0 PSW - - - BC BB BA B9 B8 IP B7 B6 B5 B4 B3 B2 B1 B0 P3 AF - - AC AB AA A9 A8 IE A7 A6 A5 A4 A3 A2 A1 A0 P2 SBUF Not bit addressable 9F 9E 9D 9C 9B 9A 99 98 SCON 97 96 95 94 93 92 91 90 P1 TH1 TH0 TL1 TL0 TMOD Not bit addressable Not bit addressable Not bit addressable Not bit addressable Not bit addressable 88 87 83 82 81 80 8F 8E 8D 8C 8B 8A 89 88 TCON Not bit addressable PCON DPH DPL SP Not bit addressable Not bit addressable Not bit addressable 87 86 85 84 83 82 81 80 PO Mọi địa chỉ trong vùng RAM đa dụng đều có thể được truy xuất tự do dùng cách đánh địa chỉ trực tiếp hoặc gián tiếp. Ví dụ, để đọc nội dung ở địa chỉ 5FH của RAM nội vào thanh ghi tích lũy lệnh sau sẽ được dùng : MOV A, 5FH Lệnh này di chuyển một bus dữ liệu dùng cách đánh địa chỉ trực tiếp để xác định "địa chỉ nguồn" (5FH). Ðích nhận dữ liệu được ngầm xác định trong mã lệnh là thanh ghi tích lũy A. RAM bên trong cũng có thể được truy xuất dùng cách đánh địa chỉ gián tiếp qua RO hay R1. Ví dụ, sau khi thi hành cùng nhiệm vụ như lệnh đơn ở trên : MOV R0, #5FH MOV A, @R0 Lệnh đầu dùng địa chỉ tức thời để di chuyển giá trị 5FH vào thanh ghi R0 và lệnh thứ hai dùng địa trực tiếp để di chuyển dữ liệu "được trỏ bởi R0" vào thanh ghi tích lũy. b.RAM địa chỉ hóa từng bit : 89S52 chứa 210 bit được địa chỉ hóa, trong đó 128 bit là ở các địa chỉ byte 20H đến 2FH, và phần còn lại trong các thanh ghi chức năng đặc biệt . Ý tưởng truy xuất từng bit riêng rẽ bằng mềm là một đặc tín tiện lợi của vi điều khiển nói chung. Các bit có thể được đặt, xóa, AND,OR .với một lệnh đơn. Ða số các chi xử lí đòi hỏi một chuổi lệnh đọc – sữa - ghi để đạt được hiệu quả tương tự. Hơn nữa, các port I/0 cũng được địa chỉ từng bit làm đợn giản phần mềm xuất nhập từng bit. Có 128 bit được địa chỉ hóa đa dụng ở các byte 20H đến 2FH. Các địa chỉ này được truy xuất như các byte hoặc các bit phụ thuộc vào lệnh được dùng . Ví dụ, để đặt bit 67H, ta dùng lệnh sau : SETB 67H Chú ý rằng "địa chỉ bit 67H" là bit có trọng số lớn nhất (MSB) ở "địa chỉ byte 2CH" lệnh trên sẽ không tác động đến các bit khác của địa chỉ này. c.Các bank thanh ghi : 32 byte thấp nhất của bộ nhớ nội là dành cho các bank thanh ghi. Bộ lệnh của 89S52 hổ trợ 8 thanh ghi (RO đến R7) và theo mặc định (sau khi Reset hệ thống) các thanh ghi này ở các địa chỉ 00H-07H. Lệnh sau đây sẽ đọc nội dung ở địa chỉ 05H vào thanh ghi tích lũy. MOV A,R5 Ðây là lệnh một byte dùng địa chỉ thanh ghi. Tất nhiên, thao tác tương tự có thể được thi hành bằng lệnh 2 byte dùng địa chỉ trực tiếp nằm trong byte thứ hai: MOV A,05H Các lệnh dùng các thanh ghi R0 đến R7 thì sẽ ngắn hơn và nhanh hơn các lệnh tương ứng nhưng dùng địa chỉ trực tiếp. Các giá trị dữ liệu được dùng thường xuyên nên dùng một trong các thanh ghi này. Bank thanh ghi tích cực có thể chuyển đổi bằng cách thay đổi các bit chọn bank thanh ghi trong từ trạng thái chương trình (PSW). Giả sử rằng bank thanh ghi 3 được tích cực, lệnh sau sẽ ghi nội dung của thanh ghi tích lũy vào địa chỉ 18H: MOV R0,A Ý tưởng dùng "các bank thanh ghi" cho phép "chuyển hướng" chương trình nhanh và hiệu qủa (từng phần riêng rẽ của phần mềm sẽ có một bộ thanh ghi riêng không phụ thuộc vào các phần khác). 3. Các thanh ghi chức năng đặc biệt Các thanh ghi nội của 89S52 được truy xuất ngầm định bởi bộ lệnh. Ví dụ lệnh "INC A" sẽ tăng nội dung của thanh ghi tích lũy A lên 1. Tác động này được ngầm định trong mã lệnh. Các thanh ghi trong 89S52 được định dạng như một phần của RAM trên chip. Vì vậy mỗi thanh ghi sẽ có một địa chỉ (ngoại trừ thanh ghi trực tiếp, sẽ không có lợi khi đặt chúng vào trong RAM trên chip). Ðó là lý do để 89S52 có nhiều thanh ghi. Cũng như R0 đến R7, có 21 thanh ghi chức năng đặc biệt (SFR: Special Funtion Rgister) ở vùng trên của RAM nội, từ địa chỉ 80H đến FFH. Chú ý rằng hầu hết 128 địa chỉ từ 80H đến FFH không được định nghĩa. Chỉ có 21 địa chỉ SFR là được định nghĩa. Ngoại trừ tích lũy (A) có thể được truy xuất ngầm như đã nói, đa số các SFR được truy xuất dùng địa chỉ trực tiếp. chú ý rằng một vài SFR có thể được địa chỉ hóa bit hoặc byte. Người thiết kế phải thận trọng khi truy xuất bit và byte. Ví dụ lệnh sau: SETB 0E0H Sẽ Set bit 0 trong thanh ghi tích lũy, các bit khác không thay đổi. Ta thấy rằng E0H đồng thời là địa chỉ byte của thanh ghi tích lũy và là địa chỉ bit có trọng số nhỏ nhất trong thanh ghi tích lũy. Vì lệnh SETB chỉ tác động trên bit, nên chỉ có địa chỉ bit là có hiệu quả. Từ trạng thái chương trình: Từ trạng thái chương trình (PSW: Program Status Word) ở địa chỉ D0H chứa các bit trạng thái như bảng tóm tắt sau: Ký hiệu Địa chỉ Ý nghĩa PSW.7 PSW.6 PSW.5 PSW.4 PSW.3 PSW.2 PSW.1 PSW.0 CY AC F0 RS1 RS0 OV P D7H D6H D5H D4H D3H D2H D1H D0H Cờ nhớ Cờ nhớ phụ Cờ 0 Bit 1 chọn bank thanh ghi Bit chọn bank thanh ghi. 00=bank 0; địa chỉ 00H-07H 01=bank 1: địa chỉ 08H-0FH 10=bank 2:địa chỉ 10H-17H 11=bank 3:địa chỉ 18H-1FH Cờ tràn Dự trữ Cờ Parity chẵn l ẻ Cờ nhớ (CY) có công dụng kép. Thông thường nó được dùng cho các lệnh toán học: nó sẽ được set nếu có một số nhớ sinh ra bởi phép cộng hoặc có một số mượn phép trừ . Ví dụ: nếu thanh ghi tích lũy chứa FFH, thì lệnh sau: ADD A,#1 Sẽ trả về thanh ghi tích lũy kết qủa 00H và set cờ nhớ trong PSW. Cờ nhớ cũng có thể xem như một thanh ghi 1 bit cho các lệnh luận lý thi hành trên bit. Ví dụ, lệnh sẽ AND bit 25H với cờ nhớ và đặt kết qủa trở vào cờ nhớ: ANL C,25H Cờ nhớ phụ: Khi cộng các số BCD, cờ nhớ phụ (AC) được set nếu kết qủa của 4 bit thấp trong khoảng 0AH đến 0FH. Nếu các giá trị cộng được là số BCD, thì sau lệnh cộng cần có DA A( hiệu chỉnh thập phân thanh ghi tích lũy) để mang kết qủa lớn hơn 9 trở về tâm từ 0-9. Cờ 0 Cờ 0 (F0)là một bit cờ đa dụng dành các ứng dụng của người dùng. Các bit chọn bank thanh ghi Các bit chọn bank thanh ghi (RSO và RS1) xác định bank thanh ghi được tích cực. Chúng được xóa sau khi reset hệ thống và được thay đổi bằng phần mềm nếu cần. Ví dụ, ba lệnh sau cho phép bank thanh ghi 3 và di chuyển nội dung của thanh ghi R7 (địa chỉ byte IFH) đến thanh ghi tích lũy: : SETB RS1 SETB RSO MOV A,R7 Khi chương trình được hợp dịch các địa chỉ bit đúng được thay thế cho các ký hiệu "RS1" và "RS0". Vậy lệnh SETB RS1 sẽ giống như lệnh SETB 0D4H. Cờ Tràn Cờ tràn (OV) được set một lệnh cộng hoặc trừ nếu có một phép toán bị tràn. Khi các số có dấu được cộng hoặc trừ với nhau, phần mềm có thể kiểm tra bit này để xác định xem kết qủa của nó có nằm trong tầm xác định không. Khi các số không dấu được cộng, bit OV có thể được bỏ qua. Các kết qủa lớn hơn +127 hoặc nhỏ hơn -128 sẽ set bit OV. Thanh ghi B: Thanh ghi B ở địa chỉ F0H được dùng cùng với thanh ghi tích lũy A cho các phép toán nhân và chia. Lệnh MUL AB sẽ nhân các giá trị không dấu 8 bit trong A và B rồi trả về kết qủa 16 bit trong A (byte thấp) và B (byte cao). Lệnh DIV AB sẽ chia A cho B rồi trả về kết qủa nguyên trong A và phần dư trong B. Thanh ghi B cũng có thể được xem như thanh ghi đệm đa dụng. Nó được địa chỉ hóa ttừng bit bằng các địa chỉ bit FOH đến F7H. Con trỏ ngăn xếp: Con trỏ ngăn xếp (SP) là một thanh ghi 8 bit ở địa chỉ 81H. Nó chứa địa chỉ của byte dữ liệu hiện hành trên đỉnh của ngăn xếp. Các lệnh trên ngăn xếp bao gồm các thao tác cất dữ liệu vào ngăn xếp và lấy dữ liệu ra khỏi ngăn xếp. Lệnh cất dữ liệu vào ngăn xếp sẽ làm tăng SP trước khi ghi dữ liệu, và lệnh lấy dữ liệu ra khỏi ngăn xếp sẽ dọc dữ liệu và làm giảm SP. Ngăn xếp của 89S52 được giữ trong RAM nội và được giới hạn các địa chỉ có thể truy xuất bằng địa chỉ gián tiếp. chúng là 128 byte đầu của 89S52. Ðể khởi động lại SP với ngăn xếp bắt đầu tại 60H, các lệnh sau đây được dùng: MOV SP,#%FH Trên 89S52 ngăn xếp bị giới hạn 32 byte vì địa chỉ cao nhất của RAM trên chip là 7FH. Sở dĩ cùng giá trị 5FH vì SP sẽ tăng lên 60H trước khi cất byte dữ lệu đầu tiên. Người thiết kế có thể chọn không phải khởi động lại con trỏ ngăn xếp mà để nó lấy giá trị mặc định khi reset hệ thống. Giá trị măc định đó là 07H và kết qủa là ngăn đầu tiên để cất dữ liệu có địa chỉ 08H. Nếu phần mềm ứng dụng không khởi động lại SP, bank thanh ghi 1 (có thể cả 2 và 3) sẽ không dùng được vì vùng RAM này đã được dùng làm ngăn xếp. Ngăn xếp được truy xuất trực tiếp bằng các lệnh PUSH và POP để lưu giữ tạm thời và lấy lại dữ liệu hoặc được truy xuất ngầm bằng các lệnh gọi chương trình con (ACALL, LACALL) và các lệnh trở về (RET,RETI) để cất và lấy lại bộ đếm chương trình. Con trỏ dữ liệu: Con trỏ dữ liệu (DPTR) được dùng để truy xuất bộ nhớ ngoài là một thanh ghi 16 bit ở địa chỉ 82H(DPL: byte thấp) và 83H (DPH:byte cao). Ba lệnh sau sẽ ghi 55H vào RAM ngoài ở địa chỉ 1000H: MOV A,#55H MOV DPTR,#1000H MOVX @DPTR,A Lệnh đầu tiên dùng địa chỉ tức thời để tải dữ liệu 55H vào thanh ghi tích lũy, lệnh thứ hai cũng dùng địa chỉ tức thời, lần này để tải dữ liệu 16 bit 1000H vào con trỏ dữ liệu. Lệnh thứ ba dùng địa chỉ gián tiếp để di chuyển dữ liệu trong A (55H) đến RAM ngoài ở địa chỉ được chứa trong DPTR (1000H) Các thanh ghi port xuất nhâp: Các port của 89S52 bao gồm Port 0 ở địa chỉ 80H, Port 1 ở địa chỉ 90 H, Port 2 ở địa chỉ A0H và Port 3 ở địa chỉ B0H. Tất cả các Port đều được địa chỉ hóa từng bit. Ðiều đó cung cấp một khả năng giao tiếp thuận lợi. Các thanh ghi timer: 89S52 chứa 2 bộ định thời đếm 16 bit được dùng trong việc định thời hoặc đếm sự kiện. Timer 0 ở địa chỉ 8AH (TL0:byte thấp) và 8CH (TH0:byte cao).Timer 1 ở địa chỉ 8BH (TL1:byte thấp) và 8DH (TH1: byte cao). việc vận hành timer được set bởi thanh ghi Timer Mode (TMOD) ở địa chỉ 89H và thanh ghi điều khiển timer (TCON) ở địa chỉ 88H. Chỉ có TCON được địa chỉ hóa từng bit. Các thanh ghi port nối tiếp: 89S52 chức một port nối tiếp trên chip dành cho việc trao đổi thông tin với các thiết bị nối tiếp như máy tính, modem hoặc cho việc giao tiếp với các IC khác có giao tiếp nối tiếp (có bộ chuyển đổi A/D, các thanh ghi dịch..). Một thanh ghi gọi là bộ đệm dữ liệu nối tiếp (SBUF) ở địa chỉ 99H ssẽ giữ cả hai giữ liệu truyền và nhận. Khi truyền dữ liệu thì ghi lên SBUF khi nhận dữ liệu thì đọc SBUF. Các mode vận hành khác nhau được lập trình qua thanh ghi điều khiển port nối tiếp (SCON) (được địa chỉ hóa từng bit) ở địa chỉ 98H. Các thanh ghi ngắt: 89S52 có cấu trúc 5 nguồn ngắt, 2 mức ưu tiên. Các ngắt bị cấm sau khi reset hệ thống và sẽ được cho phép bằng việc ghi thanh ghi cho phép ngắt (IE) ở địa chỉ 8AH. Cả hai thanh ghi được địa chỉ hóa từng bit. Các thanh ghi điều khiển công suất: Thanh ghi điều khiển công suất (PCON) ở địa chỉ 87H chứa nhiều bit điều khiển. Chúng được tóm tắt trong bảng sau: Bit Ký hiệu Ý nghĩa 6 5 4 3 2 1 0 SMOD GF1 GF0 PD IDL Bit gấp đôi tốc độ baud, nếu được set thì tốc độ baud sẽ tăng gấp đôi trong các mode 1,2 và 3 của port nối tiếp Không định nghĩa Không định nghĩa Không định nghĩa Bit cờ đa dụng 1 Bit cờ đa dụng 0 Giảm công suất, được set để kích hoạt mode giảm công suất, chỉ thoá khi reset Mode chờ, set để kích hoạt mode chờ, chỉ thoát khi có ngắt hoặc reset hệ thống 4. Bộ định thời Timer 4.1 Các chế độ timer Chế độ 0, chế độ timer 13 bit. Ðể tương thích với 8048 (có trứớc 89S52) ba bit cao của TLX (TL0 và/hoăc TL1) không dùng Chế độ 1- chế độ timer 16 bit. Hoạt động như timer 16 bit đầy đủ. Cờ báo tràn là bit TFx trong TCON có thể đọc hoặc ghi bằng phầm mềm. MSB của giá trị trong các thanh ghi timer là bit 7 của THx và LBS là bit 0 của TLx. Các thanh ghi timer (Tlx/THx) có thể được đọc hoặc ghi bất cứ lúc nào bằng phầm mềm. Chế độ 0- chế độ tự động nạp lại 8 bit. TLx hoạt động như một timer 8 bit, trong khi đó THx vẫn giữ nguyên giá trị được nạp. Khi số đếm tràn tứ FFH đến 00H, không nhưõng cờ timer được set mà giá trị trong THx đồng thời được nạp vào TLx. Việc đếm tiếp tục từ giá trị này lên đến FFH xuống 00H và nạp lại... chế độ này rất thông dụng vì sự tràn timer xảy ra trong những khoảng thời gian nhất định và tuần hoàn một khi đã khởi động TMOD và THx. Chế độ 3- chế độ tách timer Timer 0 tách thành hai timer 8 bit (TL0 và TH0), TL0 có cờ báo tràn là TF0 và TH0 có cờ báo tràn là TF1. Timer 1 ngưng ở chế độ 3, nhưng có thể được khởi động bằng cách chuyển sang chế độ khác. Giới hạn duy nhất là cờ báo tràn TF1 không còn bị tác động khi timer 1 bị tràn vì nó đã được nối tới TH0. Khi timer 0 ở chế độ 3, có thể cho timer 1 chạy và ngưng bằng cách chuyển nó ra ngoài và vào chế độ 3. Nó vẫn có thể được sử dụng bởi port nối tiếp như bộ tạo tốc độ baund hoặc nó có thể được sử dụng bằng bất cứ cách nào không cần ngắt (vì nó không còn được nối với TF1). 4.2 Nguồn tạo xung nhịp Có hai nguồn tạo xung nhịp có thể có, đượ chọn bằng cách ghi vào bit C/T (counter/timer) trong TMOD khi khởi động timer. Một nguồn tạo xung nhịp dùng cho định khoảng thời gian, cái khác cho đếm sự kiện. Nguồn xung tạo nhịp Ðịnh khoảng thời gian (interval timing) Nếu C/T =0 hoạ t động timer liên tục được chọn và timer được dùng cho việc định khoảng thời gian. Lúc đó, timer lấy xung nhịp từ bộ dao động trên chip. Bộ chia 12 được thêm vào để giảm tần số xung nhịp đến giá trị thích hợp cho phần lớn các ứng dụng. Như vậy thạch anh 12 MHz sẽ cho tốc độ xung nhịp timer 1 MHz. Bóa tràn timer xảy ra sau một số (cố địng) xung nhịp, phụ thuộc vào giá trị ban đầu được nạp vào các thanh ghi timer TLx/THx. Ðếm sự kiện (Event counting) Nếu C/T=1, timer lấy xung nhịp từ nguồn bên ngoài. Trong hầu hết các ứng dụng nguồn bên ngoài này cung cấp cho timer một xung kh xảy ra một "sự kiện ", timer dùng đếm sự kiện được xác định bằng phần mềm bằng cách đọc các thanh ghi TLx/THx vì giá trị 16 bit trong các thanh ghi này tăng thêm 1 cho mỗi sự kiện. Nguồn xung nhịp ngoài có từ thay đổi chức năng của các chân port 3. Bit 4 của port 3 (P3.4) dùng làm ngõ vào tạo xung nhịp bên trong timer 0 và được gọi là "T0". Và p3.5 hay "T1" là ngõ vào tạo xung nhịp cho timer 1. 4.3 Bắt đầu dừng và điều khiển các hoạt động timer Phương pháp mới đơn giản nhất để bắt đầu (cho chạy) và dừng các timer là dùng các bit điều khiển chạy :TRx trong TCON, TRx bị xóa sau khi reset hệ thống. Như vậy, các timer theo mặc nhiên là bị cấm (bị dừng). TRx được đặt lên 1 bằng phần mềm để cho các timer chạy. Cho chạy và dừng timer Vì TRx ở trong thanh ghi TCON có địa chỉ bit, nên dễ dàng cho việc điều khiển các timer trong chương trình. Ví dụ : cho timer 0 chạy bằng lệnh : SETB TR0 và dừng bằng lệnh SETB TR0 Trình biên dịch sẽ thực hiện việc chuyển đổi ký hiệu cần thiết từ "TR0" sang địa chỉ bit đúng. SETB TR0 chính xác giống như SETB 8CH. 4.4. Khởi động và truy xuất các thanh ghi timer Thông thường các thanh ghi được khởi động một lần ở đầu chương trình để đặt chế độ làm việc cho đúng. Sau đó trong thân chương trình các timer được cho chạy, dừng , các bit cờ được kiểm tra và xóa, các thanh ghi timer được đọc và cạp nhật... theo đòi hỏi của các ứng dụng. TMOD là thanh ghi thứ nhất được khởi động vì nó đặt chế độ hoạt động. Ví dụ các lệnh sau khi khởi động timer 1 như timer 16 bit (chế độ 1) có xung nhịp từ bộ dao động trên chíp cho việc địng khoảng thời gian. MOV TMOD,#00010000B Lệnh này sẽ đặt M1=0 vả M0=1 cho chế độ 1, C/T=0 và GATE=0 cho xung nhịp nội và xóa các bit chế độ timer 0. Dĩ nhiên timer thật sự không bắt đầu định thời cho đến khi bit điều khiển chạy TR1 được đặt lên 1. Nếu cần số đếm ban đầu, các thanh ghi timer TL1/TH1 cũng phải được khởi động. Nhớ lại là các timer đếm lên và đặt cờ báo tràn khi có sự truyển tiếp. FFFFH sang 0000H. - Ðọc timer đang chạy. Trong một số ứng dụng cần đọc giá trị trong các thanh ghi timer đang chạy. Vì phải đọc 2 thanh ghi timer "sai pha" có thể xẩy ra nếu byte thấp tràn vào byte cao giữa hai lần đọc. Giá trị có thể đọc được không đúng. Giải pháp là đọc byte cao trước, kế đó đọc byte thấp rồi đọc byte cao lại một lần nữa. Nếu byte cao đã thay đổi thì lập lại các hoạt động đọc. 8. Các khoảng ngắn và các khoảng dài Dãy các khoảng thời gian có thể định thời là bao nhiêu ? vấn đề này được khảo sát với 89S52 hoạt động với tần số 12MHz. như vậy xung nhịp của các timer có tần số là 1 MHz. Khoảng thời gian ngắn nhất có thể có bị giới hạn không chỉ bởi tần số xung nhịp của timer mà còn bởi phần mềm. Do ảnh hưởng của thời khoảng thực hiện một lệnh. Lệng ngắn nhất 809C51 là một chu kỳ máy hay 1ms. Sau đây là bảng tóm tắt các kỹ thuật để tạo những khoảng thời gian có chiều dài khác nhau (với giả sử xung nhịp cho 89S52 có tần số 12 MHz) Các kỹ thuật để lập trình các khoảng thời gian (FOSC=12 MHz) 5. Hoạt động ngắt Ngắt là hoạt động ngừng tạm thời một chương trình này để thi hành một chương trình khác. Các ngắt có một vai trò quan trọng trong thiết kế và khả năng thực thi của vi điều khiển. Chúng cho phép hệ thống đáp ứng không cùng lúc tới một công việc và giải quyết một công việc đó trong khi một chương trình khác đang thực thi. Một hệ thống được điều khiển bằng ngắt cho ảo giác là làm nhiều việc đồng thời. Dĩ nhiên CPU mỗi lần không thể thực thi một chương trình để thực thi một chương trình khác, rồi quay về chương trình đầu, khi có yêu cầu ngắt. Chương trình giải quyết ngắt được gọi lả chương trình phục vụ ngắt (ISR : Interrupt Sevice Reutine). 6. Tổ chức ngắt Ở 89S52 có 5 nguồn ngắt: 2 ngắt ngoài 2 ngắt từ timer. 1 ngắt port nối tiếp. Tất cả các ngắt sẽ không được đặt sau khi reset hệ thống và cho phép ngắt riêng rẽ bởi phần mềm. Cho phép và không cho phép ngắt. Mỗi nguồn ngắt được cho phép hoặc không cho phép từng ngắt một qua thanh ghi chức năng đặt biệt cố định địa chỉ bit IE (Interrupt Enable : cho phép ngắt) ở địa chỉ A8H. Cũng như các bit cho phép mỗi nguồn ngắt, có một bit cho phép hoặc cấm toàn bộ được xóa để cấm tất cả các ngắt hoặc được đặt lên 1 để cho phép tất cả các ngắt. Bit Ký hiệu Dịa chỉ bit Mô tả (1=cho phép,0=cấm) IE.7 IE.6 IE.5 IE.4 IE.3 IE.2 IE.1 IE.0 EA EA ET5 E5 ET1 EX1 ET0 EX0 AFH AEH ADH ACH ABH AAH A9H A8H Cho phép hoặc cấm toàn bộ Không được định nghĩa Cho phép ngắt từ timer 2 (8052) Cho phép ngắt Port nối tiếp Cho phép ngắt từ timer 1 Cho phép ngắt ngoài 1 Cho phép ngắt từ timer 0 Cho phép ngắt ngoài 0 Tóm tắt thanh ghi IE Ưu tiên ngắt. Mỗi nguồn ngắt đuợc lập trình riêng vào một trong hai mức ưu tiên qua thanh ghi chức năng đặc biệt được địa chỉ bit Ip (Interrupt priority : ưu tiên ngắt) ở địa chỉ B8H. Bit Ký hiệu Địa chỉ bit Mô tả (1=mức cao,0=mức thấp) IP.7 IP.6 IP.5 IP.4 IP.3 IP.2 IP.1 IP.0 PT2 PS PT1 PX1 PT0 PX0 BDH BCH BBH BAH B9H B8H Không được định nghĩa Không được định nghĩa Ưu tiên cho ngắt từ timer 2 (8052) Ưu tiên cho ngắt Port nối tiếp Ưu tiên cho ngắt từ timer 1 Ưu tiên cho ngắt ngoài Ưu tiên cho ngắt từ timer 0 Ưu tiên cho ngắt ngoài 0 Tóm tắt thanh ghi IP Các ngắt ưu tiên được xóa sau khi reset hệ thống để đặ ttất cả các ngắt ở mức ưu tiên thấp hơn. 7. Xử lý ngắt Khi có một ngắn xẩy ra và được CPU chấp nhận, chương trình chính bị ngắt quãng. Những hoạt động sau xẩy ra: Thi hành hoàn chỉnh lệnh đang hiện hành. Các DC vào ngắt xếp. Trạng thái ngắt hiện hành được cất bên trong. Các ngắt được chặn tại mức của ngắt. Nap vàp DC địa chỉ Vector của ISR. ISR thực thi. ISR thực thi và đáp ứng ngắt. ISR hoàn tất bằng lệnh RET1. Ðiều này làm lấy lại giá trị cũ của PC từ ngăn xếp và lấy lại trạng thái ngắt cũ. Chương trình lại tiếp tục thi hành tại nơi mà nó dừng. Các Vector ngắt. Khi chấp nhận ngắt, giá trị được nạp vào PC được gọi là Vector ngắt. Nó là địa chỉ bắt đầu của ISR cho nguồn tạo ngắt. Các Vector ngắt được cho ở bảng sau: Ngắt Cờ Địa chỉ vector Reset hệ thống Bên ngoài 0 Timer 0 Bên ngoài 1 Timer 1 Port nối tiếp RST IE0 TF0 IE1 TF1 TI hoặc R1 0000H 0003H 000BH 0013H 001BH 0023H Các Vector ngắt Vector reset hệ thống (RST ở địa chỉ 0000H) nó giống như một ngắt. Nó ngắt chương trình chính và tải vào PC một giá trị mới. Khi chỉ đến một ngắt "cờ gây ngắt tự động bị xóa bởi phần cứng, trừ ra R1, T1 cho các ngắt cổng nối tiếp. Vì có hai nguồn có thể có cho ngắt này, không thực tế để CPU xóa cờ ngắt này. Các bit phải được kiểm tra trong ISR để xác định nguồn ngắt và cờ tạo ngắt sẽ được xóa bằng phần mềm. 8. Các ngắt của 89S52 Các ngắt timer. Các ngắt timer có địa chỉ Vector ngắt là 000BH (timer 0) và 001BH (timer 1). Ngắt timer xẩy ra khi các thanh ghi timer (TLx ITHx) tràn và set cờ báo tràn (TFx) lên 1. Các cờ timer (TFx) không bị xóa bằng phần mềm. Khi cho phép các ngắt, TFx tự động bị xóa bằng phần cứng khi CPU chuyển đến ngắt. Các ngắt cổng nối tiếp. Ngắt cổng nối tiếp xẩy ra khi hoặc cờ phát (TI) hoặc cờ ngắt thu (KI) được đặt lên 1. Ngắt phát xẩy ra khi một ký tự đã được nhận xong và đang đợi trong SBUF để được đọc. Các ngắt cổng nối tiếp khác với các ngắt timer. Cờ gây ra ngắt cổng nối tiếp không bị xóa bằng phần cứng khi CPU chuyển tới ngắt. Do có hai nguồn ngắt cổng nối tiếp TI và RI. Nguồn ngắt phải được xác định trong ISR và cờ tạo ngắt sẽ được xóa bằng phần mềm. Các ngắt timer cờ ngắt cờ ngắt được xóa bằng phần cứng khi CPU hướng tới ISR. Các ngắt ngoài. Các ngắt ngoài xẩy ra khi có một mức thấp hoặc cạnh xuống trên chân INT0 hoặc INT1 của vi điều khiển. Ðây là chức năng chuyển đổi của các bit Port 3.(Port 3.2 và Port 3.3). Các cờ tạo ngắt này là các bit IE0 vá IE1 trong TCON. Khi quyền điều khiển đã chuyển đến ISR, cờ tạo ra ngắt chỉ được xóa nếu ngắt được tích cực bằng cạnh xuống. Nếu ngắt được tích cực theo mức, thì nguồn yêu cầu ngắt bên ngoài sẽ điều khiển mức của cờ thay cho phần cứng. Sự lựa chọn ngắt tích cực mức thấp hay tích cực cạnh xuống được lập trình qua các bit IT0 và IT1 trong TCON. Nếu IT1 = 0, ngắt ngoài 1 được tác động bằng múc thấp ở chân IT1. Nếu IT1 = 1 ngắt ngoài 1 sẽ được tác động bằng cạnh xuống. trong chế độ này, nếu các mẫu liên tiếp trên chân INT1 chỉ mức cao trong một chu kỳ và chỉ mức thấp trong chu kỳ kế, cờ yêu cầu ngắt IE1 trong TCON được đặt lên 1, rồi bit IÉ yêu cầu ngắt. Nếu ngắt ngoài được tác động bằng cạnh xuống thì nguồn bên ngoài phải giữ chân tác động ở mức cao tối thiểu một chu kỳ và giữ nó ở mức thấp thêm một chu kỳ nữa để đảm bảo phát hiện được cạnh xuống. Nếu ngắt ngoài được tác động theo mức thì nguồn bên ngoài phải giữ tín hiệu yêu cầu tác động cho đến khi ngắt được yêu cầu được thật sự tạo ra và không tác động yêu cầu ngắt trước khi ISR được hoàn tất . Nếu không một ngắt khác sẽ được lặp lại. 9. Tập lệnh của 89S52 Tập lệnh 89S52 có 255 lệnh gồm 139 lệnh 1 byte, 92 lệnh 2 byte và 24 lệnh 3 byte. 9.1. Các chế độ đánh địa chỉ Trong tập lệnh có 8 chế độ đánh địa chỉ: Thanh ghi địa chỉ: 89S52 có 4 bank thanh ghi, mỗi bank có 8 thanh ghi đánh số R0 đến R7. Tại mỗi thời điểm chỉ có một bank thanh ghi được tích cực. Muốn chọn bank thanh ghi nào ta chỉ cần gán các bit nhị phân thích hợp vào RSI (PSW.4) và RS0(PSW.3) trong thanh ghi trạng thái chương trình (PSW). Địa chỉ thanh ghi Ngoài ra, một số thanh ghi đặc biệt như thanh ghi tích lũy, con trỏ dữ liệu.. cũng được xác định trong các lệnh nên không cần các bit địa chỉ. Trong các lệnh này thanh ghi tích lũy được xác định là "A", con trỏ dữ liệu là "DPTR", thanh ghi đếm chương trình là "PC", cờ nhớ là "C", cặp thanh ghi tích lũy B là "AB". Ðịa chỉ trực tiếp. Trong chế độ này, các thanh ghi bên trong 89S52 được đánh địa chỉ trực tiếp bằng 8 bit địa chỉ nằm trong byte thứ hai của mã lệnh. Địa chỉ trực tiếp Dù vậy, trình hợp dịch cho phép gọi tên các thanh ghi chức năng đặc biệt (có địa chỉ trực tiếp từ 80H đến FFH) ví dụ :P0 cho port 0, TMOD cho thanh ghi chế độ timer... Ðịa chỉ gián tiếp. R0 và R1 được dùng để chứa địa chỉ ô nhớ mà lệnh tác động đến. người ta quy ước dùng dấu @ trước R0 hoặc R1. Địac chỉ gián tiếp Ðịa chỉ tức thời: Người ta dùng # trước các toán hạng tức thời. Các toán hạng đó có thể là một hằng số, một ký số hay một biểu thức toán học... Trường hợp dịch sẽ tự động tính toán và thay thế dữ liệu trực tiếp vào mã lệnh. Địa chỉ tức thời Ðịa chỉ tương đối: Ðịa chỉ tương đối được dùng trong các lệnh nhảy 89S52 dùng giá trị 8 bit có dấu để cộng thêm vào thanh ghi đếm chương trình (PC). Tầm nhảy của lệnh này trong khoảng từ -128 đến 127 ô nhớ. Trước khi cộng , thanh ghi PC sẽ tăng đến địa chỉ theo sau lệnh nhảy rồi tính toán địa chỉ offset cần thiết để nhảy đến địa chỉ yêu cầu. Như vậy địa chỉ mới là địa chỉ tương đối so với lệnh kế tiếp chứ không phải là bản thân lệnh nhảy. Thường lệnh này có liên quan đến nhãn được định nghĩa trước. Địa chỉ tương đối Ðịa chỉ tuyệt đối: Ðịa chỉ tuyệt đối chỉ dùng trong các lệnh ACALL và JIMP. Các lệnh 2 byte này dùng để rẽ nhánh vào một trang 2 Kbyte của bộ nhớ trương trình bằng cách cấp 11 bit địa chỉ thấp (A0-A10) để xác định địa chỉ đích trong trang mã. Còn 5 bit cao của địa chỉ đích (A11-A15) chính là 5 bit cao hiện hành trong thanh ghi đếm chương trình. Vì vậy địa chỉ của lệnh theo sau lệnh rẽ nhánh và địa chỉ đích của lệnh rẽ nhánh và địa chỉ đích của lệnh rẽ nhánh cần phải cùng trang mã 2 Kbyte (có cùng 5 bit địa chỉ cao). A15 A11 A10 A0 Xác định trang mã xác định địa chỉ trong trang mã Địa chỉ tuyệt đối. Ðịa chỉ dài: Ðịa chỉ dài chỉ dùng cho lệnh LCALL và LJIMP. Các lệnh này chiếm 3 byte và dùng 2 byte sau (byte 2 và byte 3) để định địa chỉ đích của lệnh (16 bit). Ưu điểm của lệnh này có thể sử dụng trong toàn bộ vùng nhớ 64 Kbyte. Tuy nhiên, lệnh này chiếm nhiều byte và lệ thuộc vào vị trí vùng nhớ. Địa chỉ dài. Ðịa chỉ tham chiếu: Ðịa chỉ tham chiếu dùng một thanh ghi cơ bản (hoặc thanh ghi đếm chương trình PC hoặc thanh ghi con trỏ dữ liệu DPTR) và địa chỉ offset (trong thanh ghi tích lũy A) để tạo địa chỉ được tác động cho các lệnh JMP hoặc MOVC. Các bảng nhảy và bảng tìm kiếm dễ dàng được tạo ra để sử dụng địa chỉ tham chiếu. Địa chỉ tham chiếu 9.2. Các nhóm lệnh của 89S52 Tập lệnh của 89S52 được chia thành 5 nhóm: Số học. Luận lý. Chuyển dữ liệu. Chuyển điều khiển. Các chi tiết thiết lập lệnh: Rn :Thanh ghi R0 đến R7 của bank thanh ghi được chọn. Data : 8 bit địa chỉ vùng dữ liệu bên trong. Nó có thể là vùng RAM dữ liệu trong (0-127) hoặc các thanh ghi chức năng đặc biệt. @Ri : 8 bit vùng RAM dữ liệu trong (0-125) được đánh giá địa chỉ gián tiếp qua thanh ghi R0 hoặc R1. #data Hằng 8 bit chức trong câu lệnh. #data 16 : Hằng 16 bit chứa trong câu lệnh. Addr16 : 16 bit địa chỉ đích được dùng trong lệnh LCALL và LJMP. Addr11 : 11 bit địa chỉ đích được dùng trong lệnh LCALL và AJMP. Rel : Byte offset 8 bit có dấu được dùng trong lệnh SJMP và nhưõng lệnh nhảy có điều kiện. Bit : Bit được định địa chỉ trực tiếp trong RAM dữ liệu nội hoặc các thanh ghi chức năng đặc biệt. Nhóm lệnh xử lý số học: ADD A,Rn (1byte, 1 chu kỳ máy) : cộng nội dung thanh ghi Rn vào thanh ghi A. ADD A,data (2,1): Cộng trực tiếp 1 byte vào thanh ghi A. ADD A,@Ri (1,1): Cộng gián tiếp nội dung RAM chứa tại địa chỉ được khai báo trong Ri vào thanh ghi A. ADD A,#data (2,1):Cộng dữ liệu tức thời vào A. ADD A,Rn (1,1): Cộng thanh ghi và cờ nhớ vào A. ADD A,data (2,1): Cộng trực tiếp byte dữ liệu và cờ nhớ vào A. ADDC A,@Ri (1,1): Cộng gián tiếp nội dung RAM và cờ nhớ vào A. ADDC A,#data (2,1): Cộng dữ liệu tức thời và cờ nhớ vào A. SUBB A,Rn (1,1): Trừ nội dung thanh ghi A cho nội dung thanh ghi Rn và cờ nhớ. SUBB A,data (2,1): Trừ trực tiếp A cho một số và cờ nhớ. SUBB A,@Ri (1,1): Trừ gián tiếp A cho một số và cờ nhớ. SUBB A,#data (2,1): Trừ nội dung A cho một số tức thời và cờ nhớ. INC A (1,1): Tăng nội dung thanh ghi A lên 1. INC Rn (1,1): Tăng nội dung thanh ghi Rn lên 1. INC data (2,1): Tăng dữ liệu trực tiếp lên 1. INC @Ri (1,1): Tăng gián tiếp nội dung vùng RAM lên 1. DEC A (1,1): Giảm nội dung thanh ghi A xuống? 1. DEC Rn (1,1): Giảm nội dung thanh ghi Rn xuống 1. DEC data (2,1): Giảm dữ liệu trực tiếp xuống 1 DEC @Ri (1,1): Giảm gián tiếp nội dung vùng RAM xuống 1. INC DPTR (1,2): Tăng nội dng con trỏ dữ liệu lên 1. MUL AB (1,4): Nhân nội dung thanh ghi A với nội dung thanh ghi B. DIV AB (1,4): Chia nội dung thanh ghi A cho nội dung thanh ghi B. DA A (1,1,): hiệu chỉnh thập phân thanh ghi A. Nhóm lệnh luận lý: ANL A,Rn (1,1): AND nội dung thanh ghi A với nội dung thanh ghi Rn. ANL A,data (2,1):AND nội dung thanh ghi A với dữ liệu trực tiếp. ANL A,@Ri (1,1): AND nội dung thanh ghi A với dữ liệu gián tiếp trong RAM. ANL A,#data? (2,1): AND nội dung thanh ghi với dữ liệu tức thời. ANL data,A (2,1): AND một dữ liệu trực tiếp với A. ANL data,#data (3,2): AND một dữ liệu trực tiếp với A một dữ liệu tức thời. ANL C,bit (2,2):AND cờ nhớ với 1 bit trực tiếp. ANL C,/bit (2,2): AND cờ nhớ với bù 1 bit trực tiếp. ORL A,Rn (1,1): OR thanh ghi A với thanh ghi Rn. ORL A,data (2,1): OR thanh ghi A với một dữ liệu trực tiếp. ORL A,@Ri (1,1): OR thanh ghi A với một dữ liệu gián tiếp. ORL A,#data (2,1):OR thanh ghi A với một dữ liệu tức thời. ORL data,A (2,1): OR một dữ liệu trực tiếp với thanh ghi A. ORL data,#data (3,1):OR một dữ liệu trực tiếp với một dữ liệu tức thời. ORL C,bit (2,2): OR cờ nhớ với một bit trực tiếp. ORL C,/bit (2,2): OR cờ nhớ với bù của một bit trực tiếp. XRL A,Rn (1,1): XOR thanh ghi A với thanh ghi Rn. XRL A,data (2,1): XOR thanh ghi A với mộ dữ liệu trực tiếp. XRL A,@Ri? (1,1): XOR thanh ghi A với một dữ liệu gián tiếp. XRL A,#data (2,1): XOR? thanh ghi A với mộ dữ liệu tức thời. XRL data,A (2,1): XOR một dữ liệu trực tiếp với thanh ghi A. XRL dara,#data (3,1): XOR một dữ liệu trực tiếp với một dữ liệu tức thời. SETB C (1,1): Ðặt cờ nhớ. SETB bit (2,1): Ðặt một bit trực tiếp. CLR A (1,1): Xóa thanh ghi A. CLR C (1,1): Xóa cờ nhớ. CPL A (1,1): Bù nội dung thanh ghi A. CPL C (1,1): Bù cờ nhớ. CPL bit (2,1): Bù một bit trực tiếp. RL A (1,1): Quay trái nội dung thanh ghi A. RLC A (1,1): Quay trái nội dung thanh ghi A qua cờ nhớ. RR A (1,1): Quay phải nội dung thanh ghi A. RRC A (1,1): Quay phải nội dung thanh ghi A qua cờ nhớ. SWAP (1,1): Quay trái nội dung thanh ghi A 1 nibble (1/2byte). Nhóm lệnh chuyển dữ liệu: MOV A,Rn (1,1):Chuyển nội dung thanh ghi Rn vào thanh ghi A. MOV A,data (2,1): Chuyển dữ liệu trực tiếp vào thanh ghi A. MOV A,@Ri (1,1): Chuyển dữ liệu gián tiếp vào thanh ghi A. MOV A,#data (2,1): Chuyển dữ liệu tức thời vào thanh ghi A. MOV Rn,data (2,2): Chuyển dữ liệu trực tiếp vào thanh ghi Rn. MOV Rn,#data (2,1): Chuyển dữ liệu tức thời vào thanh ghi Rn. MOV data,A (2,1): Chuyển nội dung thanh ghi A vào một dữ liệu trực tiếp. MOV data,Rn (2,2): Chuyển nội dung thanh ghi Rn vào một dữ liệu trực tiếp. MOV data,data (3,2): Chuyển một dữ liệu trực tiếp vào một dữ liệu trực tiếp. MOV data,@Ri (2,2): Chuyển một dữ liệu gián tiếp vào một dữ liệu gián tiếp. MOV data,#data (3,2): Chuyển một dữ liệu tức thời vào một dữ liệu trực tiếp. MOV @Ri,A (1,1): Chuyển nội dung thanh ghi A vào một dữ liệu gián tiếp. MOV @Ri,data (2,2): Chuyển một dữ liệu trực tiếp vào một dữ liệu gián tiếp. MOV @Ri,#data (2,1): Chuyển dữ liệu tức thời vào dữ liệu gián tiếp. MOV DPTR,#data 6 (3,2): Chuyển một hằng 16 bit vào thanh ghi con trỏ dữ liệu. MOV C,bit (2,1): Chuyển một bit trực tiếp vào cờ nhớ. MOV bit,C (2,2): Chuyển cờ nhớ vào một bit trực tiếp. MOV A,@A+DPTR (1,2): Chuyển byte bộ nhớ chương trình có địa chỉ là? @A+DPRT vào thanh ghi A. MOVC A,@A+PC (1,2): Chuyển byte bộ nhớ chương trình có địa chỉ là @A+PC vào thanh ghi A. MOV A,@Ri (1,2): Chuyển dữ liệu ngoài (8 bit địa chỉ) vào thanh ghi A. MOVX A,@DPTR (1,2): Chuyển dữ liệu ngoài (16 bit địa chỉ) vào thanh ghi A. MOVX @Ri,A (1,2): Chuyển nội dung A ra dữ liệu ngoài (8 bit địa chỉ). MOVX @DPTR,A (1,2): Chuyển nội dung A ra dữ liệu bên ngoài (16 bit địa chỉ). PUSH data (2,2) : Chuyển dữ liệu trực tiếp vào ngăn xếp và tăng SP. POP data (2,2) : Chuyển dữ liệu trực tiếp vào ngăn xếp và giảm SP. XCH A,Rn (1,1) : Trao đổi dữ liệu giưa thanh ghi Rn v2 thanh ghi A. XCH A,data (2,1) : Trao đổi giữa thanh ghi A và một dữ liệu trực tiếp. XCH A,@Ri (1,1) :Trao đổi giữa thanh ghi A và một dữ liệu gián tiếp. XCHD A,@R (1,1) : Trao đổi giữa nibble thấp (LSN) của thanh ghi A và LSN của dữ liệu gián tiếp. Nhóm lệnh chuyền điều khiển: ACALL addr11 (2,2): Gọi chương trình con dùng địa chì tuyệt đối. LCALL addr16 (3,2): Gọi chương trình con dùng địa chỉ dài. RET (1,2): Trở về từ lệnh gọi chương trình con. RET1 (1,2): Trở về từ lệnh gọi ngắt. AJMP addr11 (2,2): Nhảy tuyệt đối. LJMP addr16 (3,2): Nhảy dài. SJMP rel (2,2):Nhảy ngắn. JMP @A+DPTR (1,2): Nhảy gián tiếp từ con trỏ dữ liệu. JZ rel (2,2): Nhảy nếu A=0. JNZ rel (2,2): Nhảy nếu A không bằng 0. JC rel (2,2): Nhảy nếu cờ nhớ được đặt. JNC rel (2,2): Nhảy nếu cờ nhớ không được đặt. JB bit,rel (3,2): Nhảy tương đối nếu bit trực tiếp được đặt. JNB bit,rel (3,2):Nhảy tương đối nếu bit trực tiếp không được đặt. JBC bit,rel (3,2): Nhảy tương đối nếu bit trực tiếp được đặt , rồi xóa bit. CJNE A,data,rel (3,2): So sánh dữ liệu trực tiếp với A và nhảy nếu không bằng. CJNE A,#data,rel (3,2): So sánh dữ liệu tức thời với A và nhảy nếu không bằng. CJNE Rn,#data,rel (3,2): So sánh dữ liệu tức thời với nội dung thanh ghi Rn và nhảy nếu không bằng. CJNE @Ri,#data,rel (3,2): So sánh dữ liệu tức thời với dữ liệu gián tiếp và nhảy nếu không bằng. DJNZ Rn,rel (2,2): Giảm thanh ghi Rn và nhảy nếu không bằng. DJNZ data,rel (3,2): Giảm dữ liệu trực tiếp và nhảy nếu không bằng. B. M¹ch ®o vµ æn ®Þnh nhiÖt Keypad S¬ ®å khèi: HiÓn thÞ §iÒu khiÓn Khèi chuyÓn ®æi t­¬ng tù-sè C¶m biÕn æn ®Þnh nhiÖt Chøc n¨ng c¸c khèi: Khèi c¶m biÕn: sö dông LM335 Khèi c¶m biÕn dïng ®Ó chuyÓn ®æi tõ nhiÖt ®é sang ®iÖn ¸p. Khi nhiÖt ®ä thay ®æi th× ®iÖn ¸p còng thay ®æi råi d­a vµo khèi chuyÓn ®æi t­¬ng tù- sè Khèi chuyÓn ®æi t­¬ng tù- sè: sö dông ADC0804 Khèi chuyÓn ®æi t­¬ng tù- sè cã t¸c dông chuyÓn ®æi ®iÖn ¸p ë ch©n ra LM335 thµnh m· nhÞ ph©n 8 bit ë ®Çu ra ®­a vµo khèi ®iÒu khiÓn. Khèi ®iÒu khiÓn: dïng vi ®iÒu khiÓn 89S52 §©y lµ khèi trung t©m cña m¹ch. Khèi nµy cã c¸c nhiÖm vô sau: + NhËn m· nhÞ ph©n tõ khèi chuyÓn ®æi t­¬ng tù-sè, xö lý vµ ®­a ra hiÓn thÞ d­íi d¹ng sè thËp ph©n. + §Æt nguâng cao, ng­ìng thÊp cña nhiÖt ®é + §iÒu khiÓn bËt, t¾t ®éng c¬ hoÆc ®Ìn khi nhiÖt ®é cao h¬n ng­ìng trªn hoÆc thÊp h¬n ng­ìng d­íi. Khèi hiÓn thÞ: dïng bé gi¶i m· 74LS47 vµ LED 7 ®o¹n Anode chung HiÓn thÞ nhiÖt ®é d­íi d¹ng sè thËp ph©n Khèi Keypad: Dïng ®Ó ®Æt ng­ìng trªn vµ ng­ìng d­íi. Khèi nµy gåm 3 phÝm: + PhÝm 1: Chän chÕ ®é: ®Æt gi¸ trÞ ng­ìng trªn vµ ng­íng d­íi, tho¸t khái ch­¬ng tr×nh ng¾t + PhÝm 2: T¨ng gi¸ trÞ cña ng­ìng tren hoÆc ng­ìng d­íi + PhÝm 3: gi¶m gi¸ trÞ ng­ìng trªn hoÆc ng­ìng d­íi Khèi æn ®Þnh nhiÖt: Khèi nµy cã 2 chøc n¨ng: + Khi nhiÑt ®é t¨ng qu¸ ng­ìng cho phÐp, ®éng c¬ sÏ quay ®Ó gi¶m nhiÖt ®é + Khi nhiÖt ®é gi¶m qu¸ ng­ìng cho phÐp ®Ðn sÏ bÊt s¸ng ®Ó t¨ng nhiÖt ®é Nguyªn lý ho¹t ®éng: 1 Nguyªn lý chung: §Ó ®o nhiÖt ®é, ta ph¶i dïng mét c¶m biÕn nhiÖt ®é. Ë ®©y ta sö dông Lm335. Khi nhiÖt ®é thay ®æi ®iÖn ¸p t¹i ch©n Adjust cña LM335 thay ®æi. Gi¸ trÞ ®iÖn ¸p nµy ®­îc ®­a vµo ch©n V_in cña ADC0804. ADC nµy cã nhiÖm vô chuyÓn ®iÖn ¸p nhËn tõ LM335 thµnh m· nhÞ ph©n (®­îc m· ho¸ tõ ch©n D0 ®Õn D7). M· nhÞ ph©n nµy ®­îc ®­a vµo vi ®iÒu khiÓn cña 8051 vµ hiªn thÞ thµnh sè thËp ph©n hiÓn thÞ trªn LED 7 thanh. Ngoµi ra vi ®iÒu khiÓn cßn cã nhiÖm vô ®Æt ng­ìng cao vµ thÊp cña nhiet ®é. Khi nhuÖt ®ä t¨ng qu¸ møc cao, vi ®iÒu khiÎn sÏ thùc hiÖn 1 lÖnh lµm quay ®éng c¬ ®Ó gi¶m nhiÖt ®é. Khi nhiÖt ®é gi¶m qu¸ møc, vi ®iÒu khiÓn t¹o ra 1 lÖnh bËt ®Ìn ®Ó lµm t¨ng nhiÖt ®é lªn. Sau ®©y ta sÏ nghiªn cøu ho¹t ®éng cña tõng linh kiÖn cô thÓ: 2. C¶m biÕn nhiÖt ®é LM335: Ðể đo nhiệt độ được chính xác, tất nhiên cần có một đầu dò thích hợp. Ðầu dò là một cảm biến nhiệt độ có nhiệm vụ vận chuyển từ nhiệt độ qua tín hiệu điện. Có rất nhiều loại cảm biến như giới thiệu ở chương V. Nhưng dựa vào lý thuyết và thực tế của mạch cần thiết kế ta dùng phương pháp đo bằng IC cảm biến nhiệt độ. Các IC cảm biến nhiệt độ có độ chính xác cao, dễ tìm và giá thành rẽ. Một trong số đó là IC LM335, là loại thông dụng trên thị trường hiện nay, đồng thời nó có nhưõng đặc tính làm việc phù hợp với thiết kế chi tiết của mạch. LM335 có độ biến thiên theo nhiệt độ: 10mV / 1oC. Ðộ chính xác cao, tính năng cảm biến nhiệt độ rất nhạy, ở nhiệt độ 25oC nó có sai số không quá 1%. Với tầm đo từ 0oC - 128oC, tín hiệu ngõ ra tuyến tính liên tục với ngưỡng thay đổi của tín hiệu ngõ vào. Thông số kỹ thuật: Định thang nhiệt độ theo độ celsius( C). Tín hiệu lối ra bằng 10mv/0 c. Ðộ chính xác được đảm bảo : không kém 0,5 0 c. Độ chính xác trong vùng nhiệt độ phòng: 0,250 c. Ðặc tính điện: Theo thông số của nhà sản xuất LM335, quan hệ giữa nhiệt độ và điện áp ngõ ra như sau: Vout = 0,01?ToK = 2,73 + 0,01ToC. Vậy ứng với tầm hoạt động từ 0oC - 100oC ta có sự biến thiên điện áp ngõ ra là: Ở 0oC thì điện áp ngõ ra Vout = 2,73 (V). Ở 5oC thì điện áp ngõ ra Vout = 2,78 (V). Ở 100oC thì điện áp ngõ ra Vout = 3,73 (V). Tầm biến thiên điện áp tương ứng với nhiệt độ từ 0oC - 100oC là 1V. 3. BỘ CHUYỂN ĐỔI TÍN HIỆU A/D Bộ ADC0804 là một thiết bị CMOS tích hợp với một bộ chuyển đổi tương tự sang số 8 bit, một bộ logic điều khiển tương thích. Bộ chuyển đổi tương tự sang số này sử dụng phương pháp chuyển đổi xấp xỉ, các lối ra dữ liệu song song, các lối ra này đều tương thích TTL. Thiết bị này loại trừ khả năng cần thiết để điều chỉnh điểm zero bên ngoài và khả năng điều chỉnh tỉ số làm cho ADC dễ dàng giao tiếp với các bộ vi xử lý. Các đặc điểm của ADC0804 - Nguồn nuôi 5 V, hiệu suất cao. - Dãi tín hiệu lối vào tương tự 5V khi nguồn nuôi là +5V. Có thể mở rộng thang đo bằng các giải pháp kỹ thuật cho từng mạch cụ thể - Dễ dàng giao tiếp với vi xữ lý vì đầu ra co bộ đệm 3 trạng thái nên có thể ghép trực tiếp vào kênh dữ liệu của hệ VXL - Tổng sai số chưa chỉnh là ½ LSB. - Thời gian chuyển đổi 100ms. - Bus dữ liệu 8 bit - Các tín hiệu đều tương thích TTL. - Tần số xung clock 10khz-1208khz. - Đảm bảo sai số tuyến tính trong dãi nhiệt độ từ -40 0C - 85 0C - Bộ phát xung nhịp nằm trên chip. - Không cần điều chỉnh điểm 0. - Dòng tiêu thụ cỡ 1.9mA * Sơ đồ chân ADC 0804: * ý nghĩa các chân: - Các chân từ 11 đên 17 (DB7- DB1) : là các đầu ra số. -/CS cho phép chọn IC hoạt động -/RD chân tác động từ bên ngoài để IC thực hiện quá trình chuyển đổi. - CLKin : Đầu vào xung clock. - REF (+) : điện áp vào chuẩn +5V - REF (-) :điện áp vào chuẩn 0v - VCC : nguồn cung cấp - AGND, RGND: chân nối đất. - Vref/2 : ½ điện áp chuẩn. Hoạt động chuyển đổi: Quá trình biến đổi được bắt đầu bằng mộ xung thấp ngắn hạn ở lối vào /WR. Muốn thề điều kiện cần có là một mức thấp của tín hiệu /CS. Sau thời gian biến đổi 100s, lối ra /INTR chuyển sang mức thấp và báo hiệu việc kêt thúc quá trình biến đổi. Sau đó qua một mức thấp ở lối vào /RD có thể đọc ra các bit số liệu. Sự truy nhập để đọc sẽ dẫn đến hậu quả là tín hiệu /INTR sẽ chuyển trở lại mức cao. Khi mà lối vào /RD được chuyển sang mức thấp, thì lối ra /INTR chuyển sang thấp sau quá trình biến đổi kéo dài 8 chu kì giữ nhịp của bộ giữ nhịp bên trong, ở tần số giữ nhịp là 640khz, chi kì này là 12.5Пs Ghép nối ADC0804 với VXL8951. Kênh vào Analog được nối vào đầu vào tương ứng của ADC0804. Tín hiệu chọn chip(/CS) cho ADC0804 được nối đất vì ta chỉ sử dụng một ADC, 8 chân dữ liệu đầu ra của ADC0804 được nối với 8 đầu vào của AT89S52( port 1) Tín hiệu đọc từ VXL được đưa tới đầu vào /WR của ADC. Chân /CS đã được đưa tín hiệu thấp vào. ADC bắt đầu thực hiện quá trình chuyển đổi. Khi biến đổi xong, ADC0804 dùng tín hiệu ra chân /INTR để báo cho VXL biết mã nhị phân tương ứng với mức cao của tín hiệu đầu vào đã được tạo ra. Vì vậy ta kết nối /INTR với đầu vào ngắt ngoài /INT0 của 8951. 8 bit dữ liệu thường gặp được ghép nối với bus dữ liệu đầu vào của hệ thống VXL. Tần số chuyển đổi ADC được tính theo công thức sau: f= 1/(1,1,R,C). 4. LED 7 thanh: Trong hệ thống vi xử lý, bộ hiển thị đóng vai trò rất quan trọng: dùng để giao tiếp với máy tính và người sử dụng, cho phép người sử dụng quan sát, cảm nhận quá trình làm việc của hệ thống. Ở đây bộ hiển thị chỉ có chức năng là hiển thị nhiệt độ ngoài ra không có chức năng khác. Để đơn giản được phần cứng thì chỉ cho phép nhiệt độ hiển thị từ 0 0C – 99 0C từ port 1 của vi điều khiển. Bộ hiển thị hằng Led 7 thanh là loại được sử dụng phổ biến. a: Bộ hiển thị led 7 thanh, b: Loại anode chung, c: Loại Cathod chung. Để điều khiển được các đèn LED này sang hệ vi xử lý hoặc các mạch cổng của nó cần được tăng cường khả năng tải bằng các mạch khuyếch đại đệm (bằng transistor, bằng mạch SN7400 hay SN7406)hoặc các mạch điều khiển đèn LED 7 thanh chuyên dụng (như SN7447) để đảm bảo đưa ra tín hiệu với công suất nhất định cần thiết cho hoạt động của đèn LED. Khi hệ vi xử lý gửi đến cổng của nó dưới dạng mã BCD thì số BCD được mạch SN7447 giải mã và tạo ra các tín hiệu điều khiển thích hợp đưa đến các chân catốt a,b,…,g của LED. Sơ đồ nguyên lý của mạch hiển thị led 7 thanh C. M· nguån: INCLUDE 8051.MC _RD EQU P3.7 _WR EQU P3.6 _INTR EQU P3.5 _CS EQU P3.4 TANG EQU P3.1 GIAM EQU P3.0 ORG 0000H LJMP MAIN ORG 0003H LJMP NGUONG MAIN: SETB TANG SETB GIAM MOV R1,#40 ;Dat nguong tren vao R1 MOV R2,#10 ;Dat nguong duoi vao R2 MOV IE,#10000111B MOV P1,#0FFH LAP: ;******************LAY TRUNG BINH 10 LAN MOV R0,#2 MOV R5,#0 ;******************LAY TRUNG BINH 5 LAN*************** LONG1: MOV R6,#5 MOV R7,#0 LONG: MOV P1,#0FFH ;Dat P1 la cong vao SETB P0.5 SETB _WR ;khong cho ghi SETB _RD ;khong cho doc LCALL TRE_PHIM CLR _WR ;ghi du lieu tu LM335 vao ADC LCALL TRE_PHIM CLR _RD ;chuyen du lieu tu dang dien ap sang ma nhi phan LCALL TRE_PHIM MOV A,P1 SUBB A,#88 ADD A,R7 MOV R7,A DJNZ R6,LONG MOV A,R7 MOV B,#5 DIV AB ;************GIA TRI TRUNG BINH CUA 5 LAN DE TRONG THANH GHI A ADD A,R5 MOV R5,A DJNZ R0,LONG1 MOV A,R5 MOV B,#2 DIV AB ;************GIA TRI TRUNG BINH 10 LAN DE TRONG THANH GHI A, SAU DO HIEN THI LCALL HIEN_THI SJMP lap ;***************CHUONG TRINH CON HIEN THI******************* HIEN_THI: PUSH A MOV B,#10 DIV AB SWAP A ORL A,B MOV P2,A POP A RET ;**************CHUONG TRINH CON TRE PHIM**************** TRE_PHIM: MOV R4,#255 LAP2: MOV R3,#255 LAP1: DJNZ R3,LAP1 DJNZ R4,LAP2 RET ;********************CHUONG TRINH CON NAGT NGUONG: LCALL TRE_PHIM LCALL TRE_PHIM CLR P0.5 ;-----Nguong tren------ LL1: MOV A,R1 LCALL SET MOV R1,A LCALL HIEN_THI MOV C,P3.2 JC LL1 ;Thoat neu p3.2 = 0 LCALL TRE_PHIM LCALL TRE_PHIM ;-----Nguong duoi----- LL2: MOV A,R2 LCALL SET MOV R2,A LCALL HIEN_THI MOV C,P3.2 JC LL2 ;Thoat neu p3.2 = 0 LCALL TRE_PHIM LCALL TRE_PHIM RETI ;--TANG GIAM A-------------------- SET: MOV C,TANG ;Kiem tra phim TANG JC SET_GIAM LCALL TRE_PHIM LCALL TRE_PHIM INC A ;Tang A neu nhan phim TANG SET_GIAM: MOV C,GIAM ;KIEM tra phim GIAM JC SET_END LCALL TRE_PHIM LCALL TRE_PHIM DEC A ;Giam A neu nhan phim GIAM SET_END: RET END D. Tµi liÖu tham kh¶o: 1. Hä vi ®iÒu khiÓn 8051- Tèng v¨n On 2. CÊu tróc vµ lËp tr×nh víi hä vi ddieeuf khiÓn 8051- NguyÔn t¨ng C­êng, Phan Quèc Th¾ng 3. KÜ thuËt m¹ch ®iÖn tö- Phan Minh Hµ 4. Mét sè trang Web nh­: + diendandientu.com + dientuvietnam.net + datasheet4U.com Ngoµi ra cßn 1 sè trang Web kh¸c