Giáo trình Môn Hệ Nhúng - Chương 6: Giới thiệu công nghệ mới - Phạm Văn Thuận
Bộ vi xử lý kiến trúc Harvard
• Tần số tối đa 24Mhz
Ngoại vi (có thể sử dụng độc lập hoặc kết hợp)
• Ngoại vi tương tự
ADC (có thể lên tới 14bit)
DAC (có thể lên tới 9 bit)
Bộ khuếch đại lập trình được
Bộ lọc và so sánh lập trình được
• Ngoại vi số
22 trang |
Chia sẻ: huongthu9 | Lượt xem: 406 | Lượt tải: 0
Bạn đang xem trước 20 trang tài liệu Giáo trình Môn Hệ Nhúng - Chương 6: Giới thiệu công nghệ mới - Phạm Văn Thuận, để xem tài liệu hoàn chỉnh bạn click vào nút DOWNLOAD ở trên
Hệ nhúng
346
Nội dung chương 6
Chương 6: Giới thiệu công nghệ mới
6.1. Công nghệ FPGA
6.2. Công nghệ FPAA
6.3. Công nghệ PSOC
Hệ nhúng
6.1. Công nghệ FPGA
FPGA: công nghệ thiết kế IC số chuyên dụng (ASIC
– Application Specific IC): vi điều khiển, IC xử lý tín
hiệu số, IC điều khiển LCD
FPGA (Field Programmable Gate Arrays):
• Chip FPGA là một chip “trắng”, bên trong gồm các mảng
cổng logic và phần tử nhớ cơ bản (flip-flop, AND, OR,
XOR, NOT)
• Các cổng sẽ được liên kết với nhau để tạo thành các IC
chuyên dụng
• Cho phép lập trình (sử dụng các ngôn ngữ mô tả phần
cứng – HDL) để tạo ra các cấu hình, liên kết, kết nối các
cổng trong chip FPGA
347
Hệ nhúng
Trước khi có công nghệ FPGA
348
Thiết kế mạch thực thi
các hàm logic
-Mỗi mạch cần thiết kế bao
gồm các cổng logic và các flip-
flops
-Sử dụng các phương pháp tối
giản hóa để đơn giản mạch
thực thi
Chỉ phù hợp cho
thiết kế nhỏ
Hệ nhúng
Trước khi có công nghệ FPGA
349
Thiết kế theo sơ đồ
nguyên lý
-Cải tiến cho phương pháp
thiết kế sử dụng hàm logic.
-Ngoài các cổng logic, các
flip-flops, cho phép sử dụng
thêm các môđun có sẵn
-Giao diện đồ họa
Không khả thi cho
các thiết kế lớn
Hệ nhúng
Ưu, nhược điểm của các phương pháp cũ
Ưu điểm:
Dễ áp dụng
Nhược điểm của thiết kế
Qua thiết kế chỉ cho thấy được kết nối vật lý
trong mạch mà không cho thấy chức năng của
mạch
Gặp khó khăn khi thiết kế các mạch phức tạp
Hệ nhúng
Khi có FPGA và HDL
HDL (Hardware
Design Language):
ngôn ngữ thiết kế
phần cứng
Cho phép thiết kế các
mạch phức tạp.
Đọc thiết kế có thể
thấy được chức năng
của mạch dễ dàng
hơn.
Hệ nhúngCopyright (c) 10/2006
352
Các bước thiết kế IC số sử dụng FPGA & VHDL
Bước 1: Viết mã VHDL
(Register Transfer Level)
Bước 2: Tổng hợp
• Biên dịch mã VHDL thành
Netlist
• Tối ưu Netlist (về tốc độ/diện
tích) – mô phỏng thiết kế
Bước 3: Xếp chỗ và nối dây
• Dùng phần mềm tạo layout
cho chip PLD/FPGA hoặc các
mặt nạ cho ASIC
Hệ nhúng
Quy trình thiết kế
Viết mã HDL
Tổng hợp
Mô phỏng về chức năng
Gán chân
Phân tích và mô phỏng về
thời gian
Chuyển thiết kế lên chip
thật
Hệ nhúng
Thiết kế sử dụng ngôn ngữ VHDL
354
Hệ nhúng
6.2. Công nghệ FPAA
FPAA: công nghệ thiết kế IC tương tự chuyên dụng
(ASIC – Application Specific IC): bộ lọc, khuếch đại,
thu thập số liệu .
FPAA (Field Programmable Analog Arrays):
• FPAA bao gồm một số khối CAB (Configurable Analog Block), mỗi
CAB bao gồm 1 bộ khuyêch đại thuật toán, 1 mảng các tụ lập trình
được và 1 mảng điện trở lập trình được và một hệ thống các chuyển
mạch
• Các phần tử sẽ được liên kết với nhau để tạo thành các IC tương tự
chuyên dụng
• Cho phép lập trình (sử dụng các ngôn ngữ mô tả phần cứng AMS-
VHDL - Analog Mixed Signal VHDL) để tạo ra các cấu hình
đi dây, liên kết, kết nối các phần tử trong chip FPAA
355
Hệ nhúng
Cấu tạo chip FPAA
356
Bên trong 1 chip FPAA
Hệ nhúng
Cấu tạo CAB
357
Bên trong một khối CAB
Hệ nhúng
Thiết kế IC tương tự sử dụng schematic
358
Thiết kế trên phần mềm Anadigm Designer 2
Hệ nhúng
Thiết kế sử dụng ngôn ngữ AMS-VHDL
359
Hệ nhúng
6.3. Công nghệ PSOC
PSoC (Programmable System On Chip): hệ
thống khả trình trên một chip
Cho phép thay đổi cấu hình của chip bằng cách
thay đổi chức năng cho các khối tài nguyên có
sẵn trên chip
Cho phép kết nối mềm dẻo giữa các khối chức
năng với nhau và giữa các khối chức năng và
các cổng vào ra
Cho phép tạo ra các vi điều khiển có cấu hình
và sơ đồ chân theo yêu cầu
360
Hệ nhúng
Cấu tạo chip PSoC
Các khối ngoại vi số và tương tự có thể lập trình
được
Một bộ vi xử lý + bộ nhớ chương trình
(EEPROM) + bộ nhớ RAM
Chip PSoC phổ biến của hãng
Cypress
361
Hệ nhúng
362
Hệ nhúng
Cấu tạo chip PSoC CY8C27xx
Bộ vi xử lý kiến trúc Harvard
• Tần số tối đa 24Mhz
Ngoại vi (có thể sử dụng độc lập hoặc kết hợp)
• Ngoại vi tương tự
ADC (có thể lên tới 14bit)
DAC (có thể lên tới 9 bit)
Bộ khuếch đại lập trình được
Bộ lọc và so sánh lập trình được
• Ngoại vi số
363
Hệ nhúng
Cấu tạo chip PSoC CY8C27xx
Ngoại vi số:
• Bộ đếm, định thời
• Khối điều chế độ rộng xung
• UART
• SPI
• I2C
•
364
Hệ nhúng
Môi trường phát triển
Công cụ PSoC Designer: giao diện kéo thả trực
quan
Chip PSoC của hãng Cypress
Mạch nạp chuyên dụng
365
Hệ nhúng
PSoC Designer
366
Hệ nhúng
367
Thảo luận
Các file đính kèm theo tài liệu này:
- giao_trinh_mon_he_nhung_chuong_6_gioi_thieu_cong_nghe_moi_ph.pdf