Một thiết kế mới cho thiết bị tách/ghép kênh hai mode
đã được chứng tỏ bởi thiết kế mô phỏng dựa trên ống dẫn
sóng SOI dạng bus có rẽ nhánh. Kết quả mô phỏng cho thấy
hiệu năng hoạt động của thiết bị trong băng thông rất rộng
lên tới 150 nm trong vùng cửa sổ 1550 nm với suy hao chèn
nhỏ không vượt quá 1 dB và xuyên nhiễu nhỏ rất nhỏ, nhỏ
hơn -20 dB. Thiết bị có mật độ tích hợp cao, chỉ thiết kế
trong diện tích 8 µm x 200 µm và tương thích CMOS. Thiết
bị đề xuất rất thích hợp cho mạch tích hợp quang tử cỡ lớn
để xử lý thông tin DWDM-MDM và các hệ thống thông tin
toàn quang trên chip để dồn kênh tốc độ tín hiệu cao trong
một mạch tích hợp trong cùng chip.
4 trang |
Chia sẻ: huongthu9 | Lượt xem: 467 | Lượt tải: 0
Bạn đang xem nội dung tài liệu Thiết bị tách ghép kênh phân chia hai mode suy hao thấp sử dụng ống dẫn sóng soi dạng bus rẽ nhánh, để tải tài liệu về máy bạn click vào nút DOWNLOAD ở trên
ISSN 1859-1531 - TẠP CHÍ KHOA HỌC VÀ CÔNG NGHỆ ĐẠI HỌC ĐÀ NẴNG, SỐ 11(132).2018, QUYỂN 2 25
THIẾT BỊ TÁCH GHÉP KÊNH PHÂN CHIA HAI MODE SUY HAO THẤP
SỬ DỤNG ỐNG DẪN SÓNG SOI DẠNG BUS RẼ NHÁNH
A LOW LOSS MODE DIVISION (DE)MULTIPLEXING DEVICE BASED ON SOI
WAVEGUIDE IN THE FORM OF A BRANCHED BUS
Nguyễn Thị Hằng Duy1*, Tuấn Anh Trần2, Tạ Duy Hải1, Bùi Phi Thường1, Lê Như Quỳnh1,
Nguyễn Mạnh Thắng1, Trương Cao Dũng1
1Học viện Công nghệ Bưu chính Viễn thông – PTIT;
duyhang2397@gmail.com, duyhang2397@gmail.com, taduyhaiptit@gmail.com, bpthuong@gmail.com,
lequynhvt331@gmail.com, nmthang97@gmail.com, dungtc@ptit.edu.vn
2Trường Đại học Bách khoa Hà Nội; mrtran3233@gmail.com
Tóm tắt - Trong bài báo này, một thiết kế mới của thiết bị
tách/ghép kênh phân chia hai mode dựa trên cấu trúc rẽ nhánh
chọn lọc mode của ống dẫn sóng dạng bus. Các mode cơ bản,
mode bậc nhất được tách riêng ra hai cổng ở đầu ra. Thiết kế
được thực hiện bởi phân tích lý thuyết và mô phỏng số sử dụng
phương pháp mô phỏng truyền chùm ba chiều (3D-BPM). Các
kết quả cho thấy tách hai kênh thành công với băng thông rộng
150 nm cửa sổ thông tin quang 1550 nm, trong đó suy hao thấp
dưới 1 dB và xuyên nhiễu kênh nhỏ hơn -20 dB. Thiết bị đề xuất
có diện tích tích hợp chỉ 8 µm x 200 µm, do đó nó không chỉ có
tiềm năng trong các hệ thống truyền dẫn ghép kênh phân chia
theo bước sóng và theo mode mà còn cho các mạch tích hợp
quang tử silic mật độ cao.
Abstract - In this paper, a new proposed design of dual-mode
(de)multiplexer based on the bus structure of mode selective
excitation. Input lights at fundamental and first-order modes are
demultiplexed at two different ports at the outputs. The design is
carried out through both theoretical analysis and numerical
simulation using three dimensional - beam propagation method
(3D-BPM). The results show a successful two-mode demultiplexing
with the wavelengthband as wide as 150 nm in the window of 1550
nm region, in which, insertion loss is lower than 1dB and crosstalk
is smaller than -20 dB. The proposed device also exhibits a small
footprint as much as 8 µm x 200 µm, thus making it potential for
not only wavelength-division multiplexing (WDM) and multimode-
division multiplexing (MDM) transmission systems, but also high
bitrate and compact on-chip silicon photonics integrated circuits.
Từ khóa - Bộ ghép (tách) kênh; kích thích chọn lọc mode; ống dẫn
sóng SOI; phương pháp BPM; mô phỏng số; ống dẫn sóng bus;
kích thích chọn lọc mode.
Key words - Mode (de)multiplexer; SOI waveguide; beam
propagation method (BPM), numberical simulation; bus
waveguide; mode selective excitation.
1. Giới thiệu
Thế giới đang sống trong kỷ nguyên của cách mạng
công nghiệp 4.0, trong đó hạ tầng kết nối thông tin-truyền
thông đóng vai trò then chốt cho sự thành công của công
cuộc cách mạng. Bên cạnh đó, một thời kỳ rực rỡ của của
các dịch vụ thông tin di động thông minh đang nở rộ. Nhu
cầu đòi hỏi của băng thông cho các dịch vụ số liệu đang gia
tăng chóng mặt. Cho đến nay, công nghệ ghép kênh phân
chia theo bước sóng để làm nhiệm vụ truyền tải tín hiệu
thông tin quang tốc độ cao - hiện lên tới 400 Gb/s [1] cho
mỗi bước sóng và sẽ 1 Tb/s nhằm đáp ứng các nhu cầu băng
thông cho dịch vụ di động 5G và các trung tâm dữ liệu, các
ứng dụng trí tuệ nhân tạo. Do đó, chiến lược nâng cao dung
lượng cho các kênh quang ghép kênh theo bước sóng mật
độ cao DWDM (dense wavelength division multiplexing)
cần sử dụng kết hợp phổ bước sóng với các kỹ thuật tiên
tiến khác. Chẳng hạn, có thể các dạng điều chế cao cấp đa
mức [2] như điều chế biên độ trực giao QAM (quadrature
amplitude modulation), hay ghép kênh phân chia theo
trạng thái phân cực PDM (polarization division
multiplexing). Gần đây, kỹ thuật ghép kênh phân chia theo
mode MDM (mode division multiplexing) được nghiên
cứu để kết hợp với các hệ thống DWDM, với cùng bước
sóng có thể nâng cao dung lượng lên gấp số lần các mode.
Kỹ thuật này không chịu ảnh hưởng tính phi tuyến do các
mode trực giao với cùng bước sóng. Kỹ thuật này áp dụng
rất tốt trong các hệ thống thông tin liên chip (intrachip
communiation) bởi khoảng cách rất ngắn trên một board
mạch quang tử. Thông tin này áp dụng cho hệ thống cự ly
xa thì áp dụng kỹ thuật bù tán sắc, đã đạt được thành tựu
rất tiến bộ hiện nay. Thông tin đa mode trong sợi đã được
chứng tỏ trong thực tế bởi ghép kênh phân chia theo các
mode không gian trong sợi nhiều [3] hoặc ghép mode trong
sợi hỗ trợ ít mode (FMF) [4], [5]. Ngày nay, kỹ thuật MDM
[6] được xem là con đường sáng sủa để phá vỡ giới hạn
Shannon cho lý thuyết thông tin [5], nhờ kỹ thuật MDM
kết hợp với kỹ thuật WDM [7].
Mặc dù có một số kỹ thuật ghép kênh phân chia theo
mode được sử dụng kiểu ghép theo sợi để xử lý trực tiếp
việc ghép kênh. Tuy nhiên, tính linh hoạt của việc xử lý
trên sợi không được cao và cần quá trình chế tạo phức tạp.
Ngược lại, sử dụng các chip quang tử để xử lý cho phép
ghép/tách kênh phân chia theo mode linh hoạt hơn nhiều
và tạo ra được nhiều mạch phức tạp, chẳng hạn nâng cao
dung lượng các bus quang nối liên chip (intrachip
communication systems), hay mạng truy nhập tốc độ cao ở
cự ly ngắn và trung bình. Đặc biệt, các mạch quang phẳng
–PLC (planar lightwave circuits) sử dụng vật liệu silicon
có nhiều ưu điểm về suy hao thấp, băng thông rộng, nhất là
sai khác chiết suất lõi-vỏ lớn nên cho phép bắt giữ ánh sáng
trong lõi cực tốt với hiệu suất cao, do đó tạo ra các vi mạch
quang tử tích hợp cao. Ưu điểm rất lớn nữa của công nghệ
mạch quang phẳng bằng vật liệu silic SOI (silicon on
insulator) là tương thích công nghệ bán dẫn chế tạo vi mạch
điện tử CMOS, do đó giá thành sản xuất thấp và có tiềm
năng sản xuất hàng loạt.
26 Nguyễn Thị Hằng Duy, Tuấn Anh Trần, Tạ Duy Hải, Bùi Phi Thường, Lê Như Quỳnh, Nguyễn Mạnh Thắng, Trương Cao Dũng
Một vài bộ tách ghép phân chia theo mode đã sử dụng
một số kiểu ống dẫn sóng ghép định hướng bằng các ống
dẫn sóng bất đối xứng [8], [9] hay đoạn nhiệt [10], [11]
nhưng có sự phối ghép khó và chế tạo phức tạp.
Trong bài báo này, nhóm tác giả trình bày về một cấu
trúc tách ghép kênh 2 mode sử dụng bus rẽ nhánh được chọn
lọc mode, sử dụng vật liệu SOI. Việc phân tích lý thuyết
bằng sử dụng lý thuyết ghép chọn lọc mode trong trong cấu
trúc bus rẽ nhánh và thiết kế tối ưu thông qua mô phỏng số
truyền chùm ba chiều 3D–BPM (three dimensional - beam
propagation method) và phương pháp hệ số hiệu dụng EIM
(effective index method). Các kết quả mô phỏng cho thấy hệ
thống có băng thông rất rộng 150 nm. Kích thước cấu kiện
cho phép ứng dụng trong các mạch tích hợp quang tử xử lý
tín hiệu MDM-WDM hoặc nâng cao dung lượng cho các hệ
thống thông tin nối các chip.
Wm
Wm
nSi =3.47
nSiO2 =1.45
h=220 nm Silicon core
w=
0.5 µm
Wm=
0.62µmG=1.6 µm
L=150 µm
Hình 1. Sơ đồ thiết kế đề xuất của thiết bị tách kênh hai mode
2. Nguyên lý thiết kế hoạt động và tối ưu cấu trúc
Sơ đồ cấu trúc của thiết bị phân chia theo mode được
mô tả như ở Hình 1. Thiết bị được thiết kế thành hai trục
ống dẫn sóng, theo đó gồm một ống dẫn sóng chính đóng
vai trò một bus chính, một ống dẫn sóng rẽ nhánh để chọn
lọc mode nhằm tách riêng một mode. Lõi ống dẫn sóng sử
dụng vật liệu silic (Si), lớp vỏ thủy tinh silic (SiO2). Chiều
rộng của ống dẫn sóng bus là Wm và chiều rộng ống dẫn
sóng nhánh là w (như được thấy trên Hình 1). Thiết bị được
thiết kế để hoạt động cho hai mode ở trạng thái không véc
tơ (nonvectorial mode) với bước sóng trung tâm hoạt động
là 1550 nm.
Các ống dẫn sóng SOI được thiết kế theo dạng ống dẫn
sóng dạng kênh với lớp lõi silic có chiết suất nr = 3.465 và
chiết suất lớp thủy tinh silic nc=1.445 ở bước sóng 1550
nm. Mô hình Seimeier được sử dụng để phân tích đặc tính
chiết suất vật liệu silic và thủy tinh silic cho thấy rằng trong
vùng phổ bước sóng 1550 nm là biến đổi rất chậm nên ta
coi chiết suất của ống dẫn sóng SOI là không đổi trong dải
bước sóng của băng C. Toàn bộ các ống dẫn sóng có thể
được chế tạo theo các phương pháp quang khắc hiện đại,
chẳng hạn sử dụng chùm điện tử (Ebeam writing) và kỹ
thuật ăn mòn khô (dry etching) sử dụng kỹ thuật plasma
ghép cảm ứng ICP etching (inductively coupled plasma
etching) [10] hoặc các kỹ thuật quang khắc bằng tia cực tím
– DUV lithography (deep ultra violet photolithography)
với chiều cao kênh là 220 nm từ một phiến SOI tiêu chuẩn
(lớp kênh dẫn Silic cao 220 nm).
Hình 2. Kết quả mô phỏng đặc tính truyền đạt của bộ ghép theo
độ rộng ống dẫn sóng phụ w(nm) thỏa mãn điểm tối ưu chọn lọc
ghép mode
Đầu tiên, nhóm tác giả sử dụng kỹ thuật phân tích giải
mode để tìm hệ số hiệu dụng nhằm xác định các mode làm
việc trong ống dẫn sóng. Công cụ mô phỏng nhờ bộ giải
mode (mode solver) bằng kỹ thuật mô phỏng BPM. Để hỗ
trợ hai mode thì Wm nằm trong khoảng từ 0,56 µm đến 0,68
µm. Do đó, trong thiết kế này nhóm tác giả chọn Wm = 0,62
µm cho hoạt động của hai mode.
Thiết kế của nhóm tác giả tạo ra hai mode, hai mode đó
sẽ tách ra đi hai hướng khác nhau và có sự biến đổi mode.
Mode cơ bản (mode0) sẽ đi ra ống dẫn sóng chính, mode
bậc một (mode1) sẽ đi ra ống dẫn phụ, thiết kế. Tổng chiều
dài ống dẫn sóng chính là 200 µm và chiều dài của ống dãn
sóng phụ theo phương truyền z là là L = 150 µm. Khoảng
cách từ nguồn đến điểm bắt đầu cảu ống dẫn sóng phụ ghép
nối vào là 50 µm. Độ rộng giữa hai ống dẫn sóng chính và
phụ tại đầu ra là G = 1,6 µm.
Sử dụng kỹ thuật mô phỏng BPM một cách cẩn thận
từng bước nhỏ một, nhóm tác giả mô phỏng, khảo sát theo
w trong khoảng từ 300nm-600nm. Nhóm tác giả sẽ dựa vào
đặc tính truyền đạt để tìm ra độ rộng w mà tại đó ống dẫn
sóng phụ coupling tốt với ống dẫn sóng chính. Nhóm tác
giả sẽ dựa vào hai tham số δ gọi là hệ số không ghép nối
(uncoupling coefficient) và ε là hệ số ghép nối (coupling
coefficient) để khảo sát được tính như sau:
10
i
out
10log
P
P
=
(1)
ISSN 1859-1531 - TẠP CHÍ KHOA HỌC VÀ CÔNG NGHỆ ĐẠI HỌC ĐÀ NẴNG, SỐ 11(132).2018, QUYỂN 2 27
10
i
out
10log
P'
P
=
(2)
Trong đó Pin là công suất đầu vào của ống dẫn sóng
được chuẩn hóa bằng 1 đơn vị công suất tại đầu vào,
Pout là công suốt mong muốn thu được tại cổng cần
chọn lọc ghép nối, P’out là công suất không mong muốn
thu được.
a) b)
Hình 3. Mẫu đường bao điện trường (contour map) cho bộ tách
ghép kênh phân chia hai mode đề xuất cho (a) mode cơ bản,
(b) mode bậc một
Ta khảo sát w trong khoảng từ 0.35 µm đến 0.55 µm để
tìm ra các đặc tính δ và ε tại các đầu ra nhằm chọn lựa một
cách thích hợp. Dựa trên Hình 2, nhóm tác giả đã chọn
w=0,5µm (tại điểm đánh dấu trong hình) sẽ tránh được
xuyên nhiễu crosstalk giữa hai mode (nghĩa là công suất
không mong muốn của mode này lại xuyên nhiễu vào cổng
mong muốn của mode kia) và có khoảng băng rộng, ống
dẫn phụ có khả năng ghép nối chọn lọc hiệu suất cao. Với
cách chọn thích hợp này, mode cơ bản sẽ được tách ra theo
đầu ra của ống dẫn sóng bus chính, trong khi mode bậc một
sẽ được ghép nối chọn lọc theo điều kiện thích hợp pha
(phase matching condition) tức tương thích hằng số truyền
bậc một của ống dẫn sóng chính (độ rộng Wm) với hằng số
truyền cơ bản của ống dẫn sóng rẽ (độ rộng w), thế là việc
tách riêng rẽ kênh (demultiplexing) hai mode được hoàn
tất. Cấu trúc ngược lại sẽ thực hiện chức năng ghép kênh
hai mode (multiplexing).
3. Kết quả mô phỏng và thảo luận
Đầu tiên, nhóm tác giả mô phỏng sự truyền mode của
các mode để nhận ra chức năng phân tách kênh của cấu
kiện đề xuất thiết kế. Hình 3 thể hiện kết quả bằng mô
phỏng BPM bởi sự phân bố trường của lần lượt các mode
cơ bản và mode bậc một khi truyền từ đầu vào của thiết bị
tại trung tâm của bước sóng hoạt động 1550 nm. Kết quả
mô phỏng cho thấy phù hợp với phân tích hoạt động của
thiết bị ở trên. Kết quả cũng cho thấy một lượng rất nhỏ
công suất xuyên nhiễu không mong đợi từ mode này sang
mode khác của thiết bị, cũng như phần nhỏ không đáng kể
phát xạ từ lõi ra vỏ.
Để đánh giá được hiệu năng hoạt động của thiết bị về
mặt quang học, nhóm tác giả đánh giá hai trong số những
tham số quan trọng nhất là suy hao chèn IL (insertion loss)
và mức xuyên nhiễu CrT (crosstalk) của thiết bị cấu kiện
quang tử. Hai tham số này được định nghĩa như sau:
out
10
in
IL 10log
P
P
=
(3)
out
10
out
CrT 10log
P
P'
= −
(4)
Hình 4. Đặc tính hiệu năng quang học của thiết bị phụ thuộc
vào bước sóng cho hai mode theo suy hao chèn và xuyên nhiễu
Tiếp theo nhóm tác giả đánh giá khoảng băng làm việc
của thiết bị được đề xuất đối với hai tham số quan trọng IL
và CrT kể trên. Mô phỏng BPM theo phổ bước sóng từ 1.5
µm đến 1.65 µm cho thấy thiết bị suy hao chèn IL không
vượt quá 1 dB và xuyên nhiễu CrT nhỏ hơn -20 dB trong
toàn băng khảo sát của vùng cửa sổ 1550 nm. Do vậy, băng
thông của thiết bị là rất rộng.
Tiếp theo, dung sai chế tạo là rất quan trọng đối với
thiết bị vì mọi quy trình sản xuất đều có suy hao. Đối với
nghiên cứu dựa trên mô phỏng cần đánh giá suy hao chế
tạo để xem xét hiệu suất hệ thống. Nhóm tác giả biết rằng,
chiều cao của ống dẫn sóng được thiết lập theo chiều cao
kênh dẫn silic của ống dẫn sóng SOI tiêu chuẩn loại 220nm.
Trong thực tế, chất lượng phiến SOI sử dụng trong công
nghệ chế tạo chip tích hợp cỡ lớn VLSI nói chung và chip
quang tử nói riêng phụ thuộc vào mẫu cung cấp của nhà
sản xuất phiến. Mặt khác, sự chính xác độ rộng ống dẫn
sóng đạt được do phụ thuộc công nghệ chế tạo Ebeam hay
DUV. Cũng vậy, độ chính xác thiết kế mô phỏng phụ thuộc
độ chính xác của mô hình mô phỏng. Do vậy, ta phải khảo
sát các dung sai chế tạo đối với thiết bị theo độ rộng và
chiều cao ống dẫn sóng. Hình 5 khảo sát độ rộng của ống
sóng chính, theo tham số dung sai độ rộng ΔW (nm) bằng
mô phỏng BPM. Kết quả từ Hình 4 cho ta thấy rằng, xung
quanh giá trị dung sai ΔW = ± 20 nm thì các giá trị IL của
hai mode hầu như không đổi (khoảng 1 dB) trong toàn bộ
nhất, cũng như CrT của hai mode biến động nhưng không
lớn hơn -20 dB. Tương tự Hình 6 thể hiện dung sai chế tạo
theo chiều cao đối với IL và CrT của hai mode. Kết quả
cho thấy rằng IL cũng hầu như không đổi với suy hao
khoảng 1 dB và CrT <-20 dB trong khoảng biến động của
chiều cao Δh = ±5 nm, đây là dung sai hoàn toàn đạt được
dễ dàng với công nghệ chế tạo hiện đại quang khắc bằng
ebeam writing hay DUV-193 nm.
28 Nguyễn Thị Hằng Duy, Tuấn Anh Trần, Tạ Duy Hải, Bùi Phi Thường, Lê Như Quỳnh, Nguyễn Mạnh Thắng, Trương Cao Dũng
So sánh với các kết quả nghiên cứu gần đây của Chunlei
Sun et al. [12] và Yunhong Ding et al. [13], nhóm tác giả
thấy cấu trúc đề xuất có hiệu suất tương tự nhưng không
cần cấu trúc bất đối xứng và ghép định hướng phức tạp. So
sánh với Uematsu et al. [14] sử dụng cấu trúc MMI phức
tạp và cần có bộ dịch pha, cấu trúc đề xuất trong bài báo
này đơn giản hơn nhiều.
Hình 5. Kết quả mô phỏng đặc tính truyền đạt của bộ ghép theo
dung sai độ rộng ống dẫn sóng chính ΔW (nm) thỏa mãn điểm
tối ưu tách và biến đổi mode
Hình 6. Kết quả mô phỏng đặc tính truyền ddatjcuar bộ ghép
theo dung sai chiều cao Δh (nm) thỏa mãn điểm tối ưu tách và
biến đổi mode
4. Kết luận
Một thiết kế mới cho thiết bị tách/ghép kênh hai mode
đã được chứng tỏ bởi thiết kế mô phỏng dựa trên ống dẫn
sóng SOI dạng bus có rẽ nhánh. Kết quả mô phỏng cho thấy
hiệu năng hoạt động của thiết bị trong băng thông rất rộng
lên tới 150 nm trong vùng cửa sổ 1550 nm với suy hao chèn
nhỏ không vượt quá 1 dB và xuyên nhiễu nhỏ rất nhỏ, nhỏ
hơn -20 dB. Thiết bị có mật độ tích hợp cao, chỉ thiết kế
trong diện tích 8 µm x 200 µm và tương thích CMOS. Thiết
bị đề xuất rất thích hợp cho mạch tích hợp quang tử cỡ lớn
để xử lý thông tin DWDM-MDM và các hệ thống thông tin
toàn quang trên chip để dồn kênh tốc độ tín hiệu cao trong
một mạch tích hợp trong cùng chip.
TÀI LIỆU THAM KHẢO
[1] N. S. Bergano and C. R. Davidson, “Wavelength Division
Multiplexing in Long-Haul Transmission Systemns”, J. Light.
Technol., vol. 14, no. 6, 1996, pp. 1299–1308.
[2] N. Bozinovic et al., “Terabit-scale orbital angular momentum mode
division multiplexing in fibers”, Science (80-. )., vol. 340, no. 6140,
2013, pp. 1545–1548.
[3] H. Kubota, M. Oguma, and H. Takara, “Three-mode
multi/demultiplexing experiment using PLC mode multiplexer and
its application to 2+1 mode bi-directional optical communication”,
IEICE Electron. Express, vol. 10, no. 12, 2013, pp. 1–6.
[4] S. G. Leon-Saval, N. K. Fontaine, J. R. Salazar-Gil, B. Ercan, R.
Ryf, and J. Bland-Hawthorn, “Mode-selective photonic lanterns for
space-division multiplexing”, Opt. Express, vol. 22, no. 1, 2014, p.
1036.
[5] R. Ryf et al., “Mode-division multiplexing over 96 km of few-mode
fiber using coherent 6×6 MIMO processing”, J. Light. Technol., vol.
30, no. 4, 2012, pp. 521–531.
[6] F. Saitoh, K. Saitoh, and M. Koshiba, “A design method of a fiber-
based mode multi/demultiplexer for mode-division multiplexing”,
Opt. Express, vol. 18, no. 5, 2010, p. 4709.
[7] B. Stern et al., “Integrated Switch for Mode-Division Multiplexing
(MDM) and Wavelength-Division Multiplexing (WDM)”, Cleo
2015, no. Mdm, 2015, p. STh1F.2.
[8] N. Hanzawa et al., “Mode multi/demultiplexing with parallel
waveguide for mode division multiplexed transmission”, Opt.
Express, vol. 22, no. 24, 2014, p. 29321.
[9] C. Cheng et al., “Plasmon-Enhanced Emission From CMOS
Compatible Si-LEDs With Gold Nanoparticles”, IEEE Photonics
Technol. Lett., vol. 27, no. 22, 2015, pp. 2414–2417.
[10] D. Dai, J. Wang, and Y. Shi, “Silicon mode (de)multiplexer enabling
high capacity photonic networks-on-chip with a single-wavelength-
carrier light”, Opt. Lett., vol. 38, no. 9, 2013, p. 1422.
[11] Z. Yang and S. Ramanathan, “Breakthroughs in photonics 2014:
Phase change materials for photonics”, IEEE Photonics J., vol. 7,
no. 3, 2015.
[12] C. Sun, Y. Yu, G. Chen, and X. Zhang, “Silicon mode multiplexer
processing dual-path mode-division multiplexing signals”, Opt.
Lett., vol. 41, no. 23, 2016, p. 5511.
[13] Y. Ding et al., “On-chip mode division multiplexing technologies”,
vol. 9774, 2016, p. 977407.
[14] T. Uematsu, Y. Ishizaka, Y. Kawaguchi, K. Saitoh, and M. Koshiba,
“Design of a compact two-mode multi/demultiplexer consisting of
multimode interference waveguides and a wavelength-insensitive
phase shifter for mode-division multiplexing transmission”, J. Light.
Technol., vol. 30, no. 15, 2012, pp. 2421–2426.
(BBT nhận bài: 04/10/2018, hoàn tất thủ tục phản biện: 22/10/2018)
Các file đính kèm theo tài liệu này:
- thiet_bi_tach_ghep_kenh_phan_chia_hai_mode_suy_hao_thap_su_d.pdf