Tìm hiểu và lập trình i2c trên pic 16f877a

BÀI BÁO CÁO: TÌM HIỂU VÀ LẬP TRÌNH I2C TRÊN PIC 16F877A A,HIỂU BIẾT CHUNG VỀ CHUẨN TRUYỀN I2C I.ĐỊNH NGHĨA I2C I2C là tên viết tắt của cụm từ Inter Intergrated Circuit – Bus giao tiếp giữa các IC với nhau. Đây là chuẩn giao tiếp nối tiếp 2 dây . _TÁC DỤNG : Dùng để giao tiếp IC hay thiết bị ngoại vi cần phải giao tiếp với các IC hay thiết bị khác (tức giao tiếp với thế giới bên ngoài). Bus I2C được sử dụng làm bus giao tiếp ngoại vi cho rất nhiều loại IC khác nhau như các loại Vi điều khiển 8051, PIC, AVR, ARM, chíp nhớ như RAM tĩnh (Static Ram), EEPROM, bộ chuyển đổi tương tự số (ADC), số tương tụ (DAC), IC điểu khiển LCD, LED… Hình 1.1. BUS I2C và các thiết bị ngoại vi II,ĐẶC ĐIỂM GIAO TIẾP I2C + Một giao tiếp I2C gồm có 2 dây: Serial Data (SDA) và Serial Clock (SCL). + SDA là đường truyền dữ liệu 2 hướng, còn SCL là đường truyền xung đồng hồ và chỉ theo một hướng . + khi một thiết bị ngoại vi kết nối vào đường I2C thì chân SDA của nó sẽ nối với dây SDA của bus, chân SCL sẽ nối với dây SCL. Hình 1.2. Kết nối thiết bị vào bus I2C ở chế độ chuẩn (Standard mode) và chế độ nhanh (Fast mode) * PHẦN CỨNG: Mỗi dây SDA hay SCL đều được nối với điện áp dương của nguồn cấp thông qua một điện trở kéo lên (pull‐up resistor)điều này là cần thiết vì chân giao tiếp I2C của các thiết bị ngoại vi thường là dạng cực máng hở (open‐drain or open‐collector). Giá trị của các điện trở này khác nhau tùy vào từng thiết bị và chuẩn giao tiếp, thường dao động trong khoảng 1KΩ đến 4.7KΩ. *QUY ƯỚC: + Một thiết bị hay một IC khi kết nối với bus I2C, ngoài một địa chỉ (duy nhất) để phân biệt, nó còn được cấu hình là thiết bị chủ (master) hay tớ (slave). mỗi thiết bị sẽ được nhận ra bởi một địa chỉ duy nhất với một quan hệ chủ/tớ tồn tại trong suốt thời gian kết nối. + Trên một bus I2C thì quyền điều khiển thuộc về thiết bị chủ (master). Thiết bị chủ nắm vai trò tạo xung đồng hồ cho toàn hệ thống, khi giữa hai thiết bị chủ/tớ giao tiếp thì thiết bị chủ có nhiệm vụ tạo xung đồng hồ và quản lý địa chỉ của thiết bị tớ trong suốt quá trình giao tiếp. Thiết bị chủ giữ vai trò chủ động, còn thiết bị tớ giữ vai trò bị động trong viêc giao tiếp. + Mỗi thiết bị có thể hoạt đông như là thiết bị nhận dữ liệu hay có thể vừa truyền vừa nhận. Hoạt động truyền hay nhận còn tùy thuộc vào việc thiết bị đó là chủ (master) hay tớ(slave). Vì vậy khi có nhiều thiết bị (ICs) cùng được kết nối vào một bus I2C (như hình 1.1), trong quá trình giao tiếp sẽ không xảy ra chuyện nhầm lẫn giữa các thiết bị. Hình 1.3. Truyền nhận dữ liệu giữa chủ/tớ + Về dữ liệu truyền trên bus I2C, một bus I2C chuẩn truyền 8‐bit dữ liệu có hướng trên đường truyền với tốc độ là 100Kbits/s – Chế độ chuẩn (Standard mode). Tốc độ truyền có thể lên tới 400Kbits/s – Chế độ nhanh (Fast mode) và cao nhất là 3,4Mbits/s – Chế độ cao tốc (High‐speed mode). + Một bus I2C có thể hoạt động ở nhiều chế độ khác nhau: - Một chủ một tớ (one master – one slave) - Một chủ nhiều tớ (one master – multi slave) - Nhiều chủ nhiều tớ (Multi master – multi slave) Dù ở chế độ nào, một giao tiếp I2C đều dựa vào quan hệ chủ/tớ. Giả thiết một thiết bị A muốn gửi dữ liệu đến thiết bị B, quá trình được thực hiện như sau: ‐ Thiết bị A (Chủ) xác định đúng địa chỉ của thiết bị B (tớ), cùng với việc xác định địa chỉ, thiết bị A sẽ quyết định việc đọc hay ghi vào thiết bị tớ ‐ Thiết bị A gửi dữ liệu tới thiết bị B ‐ Thiết bị A kết thúc quá trình truyền dữ liệu Khi A muốn nhận dữ liệu từ B, quá trình diễn ra như trên, chỉ khác là A sẽ nhận dữ liệu từ B. Trong giao tiếp này, A là chủ còn B vẫn là tớ. III,ĐIỀU KIỆN START ,STOP START và STOP là những điều kiện bắt buộc phải có khi một thiết bị chủ muốn thiết lập giao tiếp với một thiết bị nào đó trong mạng I2C.Ban đầu khi chưa thực hiện quá trình giao tiếp, cả hai đường SDA và SCL đều ở mức cao (SDA = SCL = HIGH). Lúc này bus I2C được coi là dỗi (“bus free”), sẵn sàng cho một giao tiếp. Hình 1.4. Điều kiện START và STOP của bus I2C Điều kiện START: là điều kiện khởi đầu, báo hiệu bắt đầu của giao tiếp.Một sự chuyển đổi trạng thái từ cao xuống thấp trên đường SDA trong khi đường SCL đang ở mức cao (cao = 1; thấp = 0) báo hiệu một điều kiện START Điều kiện STOP: báo hiệu kết thúc một giao tiếp. Một sự chuyển đổi trạng thái từ mức thấp lên cao trên đường SDA trong khi đường SCL đang ở mức cao. Cả hai điều kiện START và STOP đều được tạo ra bởi thiết bị chủ. Sau tín hiệu START, bus I2C coi như đang trong trang thái làm việc (busy). Bus I2C sẽ rỗi, sẵn sàng cho một giao tiếp mới sau tín hiệu STOP từ phía thiết bị chủ. Sau khi có một điều kiện START, trong qua trình giao tiếp, khi có một tín hiệu START được lặp lại thay vì một tín hiệu STOP thì bus I2C vẫn tiếp tục trong trạng thái bận. Tín hiệu START và lặp lại START đều có chức năng giống nhau là khởi tạo một giao tiếp. IV,ĐỊNH DẠNG TRUYỀN DỮ LIỆU Dữ liệu được truyền trên bus I2C theo từng bit, bit dữ liệu được truyền đi tại mỗi sườn dương của xung đồng hồ trên dây SCL, quá trình thay đổi bit dữ liệu xảy ra khi SCL đang ở mức thấp. Hình 1.5. Quá trình truyền 1 bit dữ liệu + Mỗi byte dữ liệu được truyền có độ dài là 8 bits. + Số lượng byte có thể truyền trong một lần là không hạn chế. + Mỗi byte được truyền đi theo sau là một bit ACK để báo hiệu đã nhận dữ liệu. Đây là điều kiên bắt buộc, nhằm đảm bảo cho quá trình truyền nhận được diễn ra chính xác. Hình 1.6. Dữ liệu truyền trên bus I2C Hình 1.7. Bit ACK trên bus I2C MÔ TẢ VIỆC TRUYỀN: + Bit có trọng số cao nhất (MSB) sẽ được truyền đi đầu tiên, các bít sẽ được truyền đi lần lượt. +Sau 8 xung clock trên dây SCL, 8 bit dữ liệu đã được truyền đi. +Lúc này thiết bị nhận, sau khi đã nhận đủ 8 bít dữ liệu sẽ kéo SDA xuống mức thấp tạo một xung ACK ứng với xung clock thứ 9 trên dây SDA để báo hiệu đã nhận đủ 8 bit. + Thiết bị truyền khi nhận được bit ACK sẽ tiếp tục thực hiện quá trình truyền hoặc kết thúc. + Khi không nhận được đúng địa chỉ hay khi muốn kết thúc quá trình giao tiếp, thiết bị nhận sẽ gửi một xung Not‐ACK (SDA ở mức cao) để báo cho thiết bị chủ biết, thiết bị chủ sẽ tạo xung STOP để kết thúc hay lặp lại một xung START để bắt đầu quá trình mới. V,ĐỊNH DẠNG ĐỊA CHỈ THIẾT BỊ Mỗi thiết bị ngoại vi tham gia vào bus i2c đều có một địa chỉ duy nhất, nhằm phân biệt giữa các thiết bị với nhau. Độ dài địa chỉ là 7 – bit, điều đó có nghĩa là trên một bus I2C ta có thể phân biệt tối đa 128 thiết bị. Hình 1.8. Cấu trúc byte dữ liệu đầu tiên Khi thiết bị chủ muốn giao tiếp với ngoại vi nào trên bus I2C, nó sẽ gửi 7 bit địa chỉ của thiết bị đó ra bus ngay sau xung START. Byte đầu tiên được gửi sẽ bao gồm + 7 bit địa chỉ . Mỗi một thiết bị ngoại vi sẽ có một địa chỉ riêng do nhà sản xuất ra nó quy định. Địa chỉ đó có thể là cố định hay thay đổi. + Bít thứ 8 (R/W) quy định chiều truyền dữ liệu. Nếu bit này bằng “0” có nghĩa là byte dữ liệu tiếp theo sau sẽ được truyền từ chủ đến tớ, còn ngược lại nếu bằng “1” thì các byte theo sau byte đầu tiên sẽ là dữ liệu từ con tớ gửi đến con chủ. Việc thiết lập giá trị cho bit này do con chủ thi hành, con tớ sẽ tùy theo giá trị đó mà có sự phản hồi tương ứng đến con chủ. Hình 1.9. Quá trình truyền dữ liệu Truyền dữ liệu từ chủ đến tớ (ghi dữ liệu): Thiết bị chủ khi muốn ghi dữ liệu đến con tớ, quá trình thực hiện là: ‐ Thiết bị chủ tạo xung START ‐ Thiết bị chủ gửi địa chỉ của thiết bị tớ mà nó cần giao tiếp cùng với bit R/W= 0 ra bus và đợi xung ACK phản hồi từ con tớ ‐ Khi nhận được xung ACK báo đã nhận diện đúng thiết bị tớ, con chủ bắt đầu gửi dữ liệu đến con tớ theo từng byte một. Theo sau mỗi byte này đều là một xung ACK. Số lượng byte truyền là không hạn chế. ‐ Kết thúc quá trình truyền, con chủ sau khi truyền byte cuối sẽ tạo xung STOP báo hiệu kết thúc. Hình 1.10. Ghi dữ liệu từ chủ đến tớ Truyền dữ liệu từ tớ đến chủ (đọc dữ liệu): Thiết bị chủ muốn đọc dữ liệu từ thiết bị tớ, quá trình thực hiện như sau: ‐ Khi bus rỗi, thiết bị chủ tạo xung START, báo hiệu bắt đầu giao tiếp ‐ Thiết bị chủ gửi địa chỉ của thiết bị tớ cần giao tiếp cùng với bit = 1 và đợi xung ACK từ phía thiết bị tớ ‐ Sau xung ACK dầu tiên, thiết bị tớ sẽ gửi từng byte ra bus, thiết bị chủ sẽ nhận dữ liệu và trả về xung ACK. Số lượng byte không hạn chế ‐ Khi muốn kết thúc quá trình giao tiếp, thiết bị chủ gửi xung Not‐ACK và tạo xung STOP để kết thúc. Hình 1.11. Đọc dữ liệu từ thiết bị tớ Quá trình kết hợp ghi và đọc dữ liệu: giữa hai xung START và STOP, thiết bị chủ có thể thực hiện việc đọc hay ghi nhiều lần, với một hay nhiều thiết bị. Để thực hiện việc đó, sau một quá trình ghi hay đọc, thiết bị chủ lặp lại một xung START và lại gửi lại địa chỉ của thiết bị tớ và bắt đầu một quá trình mới. Hình 1.12.Quá trình phối hợp đọc/ghi dữ liệu B,CHUẨN GIAO TIẾP I2C TRONG 16F877A RC3/SCK/SCL: chân truyền dẫn xung clock. RC4/SDI/SDA: chân truyền dẫn dữ liệu. Caùc khoái cô baûn trong sô ñoà khoái cuûaI2C khoâng coù nhieàu khaùc bieät so vôùi SPI.Tuy nhieân I2C coøn coù theâm khoái phaùt hieän bit Start vaø bit Stop cuûa döõ lieäu (Start and Stop bit detect) vaø khoái xaùc ñònh ñòa chæ (Match detect). Hình 2.23 Sô ñoà khoái MSSP (I2C slave mode). Caùc thanh ghi lieân quan ñeán I2C bao goàm: Thanh ghi SSPCON vaø SSPCON2: ñieàu khieån MSSP. Thanh ghi SSPSTAT: thanh ghi chöùa caùc traïng thaùi hoaït ñoäng cuûa MSSP. Thanh ghi SSPBUF: buffer truyeàn nhaän noái tieáp. Thanh ghi SSPSR: thanh ghi dòch duøng ñeå truyeàn nhaän döõ lieäu. Thanh ghi SSPADD: thanh ghi chöùa ñòa chæ cuûa giao dieän MSSP. II,THIẾT LẬP I2C 1,Thanh ghi SSPADD: thanh ghi chöùa ñòa chæ cuûa giao dieän MSSP. Ở cheá ñoä Master mode, thanh ghi SSPADD seõ khoâng ñöôïc söû duïng ñeå chöùa ñòa chæ, thay vaøo ñoù chöùc naêng cuûa SSPADD laø thanh ghi chöùa giaù trò cuûa BRG giaù trò taïo ra toác ñoä baud cho xung clock duøng ñeå truyeàn nhaän döõ lieäu. +SSPADD ( khởi tạo tốc độ Baud ) VD: Set tốc độ baud của đường truyền: với 100Kb thì SSPADD = 28H Xung giao tieáp noái tieáp seõ ñöôïc taïo ra töø BRG (Baud Rate Generator), giaù trò aán ñònh taàn soá xung clock noái tieáp ñöôïc laáy töø 7 bit thaáp cuûa thanh ghi SSPADD. Khi döõ lieäu ñöôïc ñöa vaøo thanh ghi SSPBUF, bit BF ñöôïc set vaø BRG töï ñoäng ñeám ngöôïc veà 0 vaø döøng laïi, pin SCL ñöôïc giöõ nguyeân traïng thaùi tröôùc ñoù.Khi döõ lieäu tieáp theo ñöôïc ñöa vaøo, BRG seõ caàn moät khoaûng thôøi gian TBRG töï ñoäng reset laïi giaù trò ñeå tieáp tuïc quaù trình ñeám ngöôïc. Moãi voøng leänh (coù thôøi gian TCY ) BRG seõ giaûm giaù trò 2 laàn. Hình 2.32 Sô ñoà khoái BRG (Baud Rate Benerator) cuûa I2C Master mode. Caùc giaù trò cuï theå cuûa taàn soá xung noái tieáp do BRG taïo ra ñöôïc lieät keâ trong baûng sau: 2, Thanh ghi SSPCON: ñòa chæ 14h Thanh ghi ñieàu khieån chuaån giao tieáp MSSP. Bit 7: WCOL Write Collition Detect bit Khi truyeàn döõ lieäu ôû cheá ñoä I2C Master mode: WCOL = 1 ñöa döõ lieäu truyeàn ñi vaøo thanh ghi SSPBUF trong khi cheá ñoä truyeàn döõ lieäu cuûa I2C chöa saün saøng. WCOL = 0 khoâng xaûy ra hieän töôïng treân. khi truyeàn döõ lieäu ôû cheá ñoä I2C Slave mode: WCOL = 1 döõ lieäu môùi ñöôïc ñöa vaøo thanh ghi SSPBUF trong khi döõ lieäu cuõ chöa ñöôïc truyeàn ñi. WCOL = 0 khoâng coù hieän töôïng treân xaûy ra. ÔÛ cheá ñoä nhaän döõ lieäu (Master hoaëc Slave):Bit naøy khoâng coù taùc duïng chæ thi caùc traïng thaùi. Bit 6: SSPOV Receive Overflow Indicator Flag bit. Khi nhaän döõ lieäu: SSPOV = 1 döõ lieäu môùi ñöôïc nhaän vaøo thanh ghi SSPBUF trong khi döõ lieäu cuõ chöa ñöôïc ñoïc. SSPOV = 0 khoâng coù hieän töôïng treân xaûy ra. Khi truyeàn döõ lieäu: Bit naøy khoâng coù taùc duïng chæ thò caùc traïng thaùi. Bit 5: SSPEN Synchronous Serial Port Enable bit SSPEN = 1 cho pheùp coång giao tieáp MSSP (caùc pin SDA vaø SCL). SSPEN = 0 khoâng cho pheùp coång giao tieáp MSSP. Caàn chuù yù laø caùc pin SDA vaø SCL phaûi ñöôïc ñieàu khieån traïng thaùi baèng caùc bit töông öùng trong thanh ghi TRISC tröôùc ñoù). Bit 4: CKP SCK Release Control bit ÔÛ cheá ñoä Slave mode: CKP = 1 cho xung clock taùc ñoäng. CKP = 0 giöõ xung clock ôû möùc logic thaáp (ñeå baûo ñaûm thôøi gian thieát laäp döõ lieäu). Bit 3,0 :SSPM3:SSPM0 Caùc bit naøy ñoùng vai troø löïa choïn caùc cheá ñoä hoaït ñoäng cuûa MSSP. 1111 : I2C Slave mode 10 bit ñòa chæ vaø cho pheùp ngaét khi phaùt hieän bit Start vaø bit Stop. 1110 : I2C Slave mode 7 bit ñòa chæ vaø cho pheùp ngaét khi phaùt hieän bit Start vaø bit Stop. 1011 : I2C Firmwave Controlled Master mode (khoâng cho pheùp cheá ñoä Slave). 1000 :I2C Master mode, xung clock = FOSC/(4*(SSPADD+1)). 0111 : I2C Slave mode 10 bit ñòa chæ. Caùc traïng thaùi khoâng ñöôïc lieät keâ hoaëc khoâng coù taùc duïng ñieàu khieån hoaëc chæ coù taùc duïng ñoái vôùi cheá ñoä SPI mode. 3, Thanh ghi SSPCON2: ñòa chæ 91h Thanh ghi ñieàu khieån caùc cheá ñoä hoaït ñoäng cuûa chuaån giao tieáp I2C. Bit 7: GCEN General Call Enable bit GCEN = 1 Cho pheùp ngaét khi ñòa chæ 0000h ñöôïc nhaän vaøo thanh ghi SSPSR (ñòa chæ cuûa cheá ñoä General Call Address). GCEN = 0 Khoâng cho pheùp cheá ñoä ñòa chæ treân. Bit 6: ACKSTAT Acknowledge Status bit (bit naøy chæ coù taùc duïng khi truyeàn döõ lieäu ôû cheá ñoä I2C Master mode). ACKSTAT = 1 nhaän ñöôïc xung töø I2C Slave. ACKSTAT = 0 chöaq nhaän ñöôïc xung . Bit 5: ACKDT Acknowledge Data bit (bit naøy chæ coù taùc duïng khi nhaän döõ lieäu ôû cheá ñoä I2C Master mode). ACKDT = 1 chöa nhaän ñöôïc xung . ACKDT = 0 Ñaõ nhaän ñöôïc xung . Bit 4: ACKEN Acknowledge Sequence Enable bit (bit naøy chæ coù taùc duïng khi nhaän döõ lieäu ôû cheá ñoä I2C Master mode) ACKEN = 1 cho pheùp xung xuaát hieän ôû 2 pin SDA vaø SCL khi keát thuùc quaù trình nhaän döõ lieäu. ACKEN = 0 khoâng cho pheùp taùc ñoäng treân. Bit 3: RCEN Receive Enable bit (bit naøy chæ coù taùc duïng ôû cheá ñoä I2C Master mode). RCEN = 1 Cho pheùp nhaän döõ lieäu ôû cheá ñoä I2C Master mode. RCEN = 0 Khoâng cho pheùp nhaän döõ lieäu. Bit 2: PEN Stop Condition Enable bit PEN = 1 cho pheùp thieát laäp ñieàu kieän Stop ôû 2 pin SDA vaø SCL. PEN = 0 khoâng cho pheùp taùc ñoäng treân. Bit 1: RSEN Repeated Start Condition Enable bit RSEN = 1 cho pheùp thieát laäp ñieàu kieän Start laëp laïi lieân tuïc ôû 2 pin SDA vaø SCL. RSEN = 0 khoâng cho pheùp taùc ñoäng treân. Bit 0: SEN Start Condition Enable/Stretch Enable bit ÔÛ cheá ñoä Master mode: SEN = 1 cho pheùp thieát laäp ñieàu kieän Start ôû 2 pin SDA vaø SCL. SEN = 0 khoâng cho pheùp taùc ñoäng treân. ÔÛ cheá ñoä Slave mode: SEN = 1 cho pheùp khoùa xung clock töø pin SCL cuûa I2C Master. Khoâng cho pheùp taùc ñoäng treân. 4, Thanh ghi SSPSTAT: ñòa chæ 94h Thanh ghi chöùa caùc bit traïng thaùi cuûa chuaån giao tieáp MSSP. + Chọn baud chuẩn với 100Kb thì SMP =1 Bit 7 SPM Slew Rate Control bit SPM = 1 duøng toác ñoä chuaån (100 KHz vaø 1 MHz). SPM = 0 duøng toác ñoä cao ( 400 KHz). Bit 6 CKE MSBus Select bit CKE = 1 cho pheùp MSBus. CKE = 0 khoâng cho pheùp MSBus. Bit 5: bit I2C Master mode: khoâng quan taâm. = 1 byte vöøa truyeàn ñi hoaëc nhaän ñöôïc laø döõ lieäu. = 0 byte vöøa truyeàn ñi hoaëc nhaän ñöôïc laø ñòa chæ. Bit 4: P Stop bit P = 1 vöøa nhaän ñöôïc bit Stop. P = 0 chöa nhaän ñöôïc bit Stop. Bit 3: S Start bit S = 1 vöøa nhaän ñöôïc bit Start. S = 0 chöa nhaän ñöôïc bit Start. Bit 2: bit information I2C Slave mode: = 1 ñoïc döõ lieäu. = 0 ghi döõ lieäu. I2C Master mode: = 1 ñang truyeàn döõ lieäu. = 0 khoâng truyeàn döõ lieäu. Bit 1: UA Update Address Bit naøy chæ coù taùc duïng ñoái vôùi cheá ñoä I2C Slave mode10 bit ñòa chæ. UA = 1 vi ñieàu khieån caàn caäp nhaät theâm ñòa chæ töø thanh ghi SSPADD. UA = 0 khoâng caàn caäp nhaät theâm ñòa chæ. Bit 0: BF Buffer Full Status bit BF = 1 Thanh ghi SSPBUF ñang chöùa döõ lieäu truyeàn ñi hoaëc nhaän ñöôïc. BF = 0 thanh ghi SSPBUF khoâng coù döõ lieäu.