Thư viện tài liệu, ebook tham khảo dành cho học sinh, sinh viên

Phần khai báo kiến trúc có thể bao gồm các khai báo về các đối tượng signal, constant, kiểu dữ liệu, khai báo các phần tử bên trong hệ thống (component), hay các hàm (function) và thủ tục (proceduce) sử dụng để mô tả hoạt động của hệ thống. Tên của kiến trúc là nhãn được đặt tuỳ theo người sử dụng VHDL cho phép tạo ra nhiều mô tả Architecture c...

246 trang | Chia sẻ: hachi492 | Ngày: 06/01/2022 | Lượt xem: 713 | Lượt tải: 0

Các loại CHIP (cont.) Các Chip được thiết kế có thể chỉnh sửa (custom-designed chips): Điển hình là mảng logic lập trình FPGA Được tối ưu hóa cho mục đích chuyên dụng Chứa lượng lớn mạch logic Chi phí sản xuất cao Để giảm chi phí  phải sản xuất số lượng lớn Môn này mang lại gì cho bạn ? Hiểu cá...

11 trang | Chia sẻ: hachi492 | Ngày: 06/01/2022 | Lượt xem: 1003 | Lượt tải: 0

Bộ đếm lùi không đồng bộ module 8 Giả sử dùng Trigger JK có đầu vào PR (PRESET: thiết lập trước) tích cực ở mức thấp Nếu PR = 0 thì q = 1 Đầu tiên cho PR = 0 thì q1q2q3 = 111 Sau đó cho PR = 1, hệ hoạt động bình thường Thanh ghi có cấu tạo gồm các trigger nối với nhau Chức năng: Để lưu trữ tạm thời thông tin Dịch chuyển thông tin Lưu ý: cả...

198 trang | Chia sẻ: hachi492 | Ngày: 06/01/2022 | Lượt xem: 713 | Lượt tải: 0

Func2on  hazard •    Func2on   hazards   are   non-­‐solvable   hazards   which   occurs when  more  than  one  input  variable  changes  at  the  same  2me. •   Func2on  hazards  can  not  be  logically  eliminated  with  actual specifica2on  of  the ...

9 trang | Chia sẻ: hachi492 | Ngày: 06/01/2022 | Lượt xem: 672 | Lượt tải: 0

Programmable  Elements + Fuse + Antifuse + Switch + Volatile + Non-volatile + One Time Programmable + Reprogrammable (Memory-based) Programmable  Devices • Simple Programmable Logic Device: + Programmable read only memory (PROM) + Field Programmable logic array (FPLA or PLA) + Programmable array logic (PAL) + Generic array logic...

35 trang | Chia sẻ: hachi492 | Ngày: 06/01/2022 | Lượt xem: 749 | Lượt tải: 0

Flip-Flops •  Clock signals •  Clocked flip-flops + Master-Slave Flip-Flop (Pulse-triggered FF) + Edge-triggered Flip-Flop •  SR Flip-Flop •  JK Flip-Flop •  D Flip-Flop •  T Flip-Flop •  Asynchronous set and reset (Preset and Clear) •  Some applications of the flip-flops(1) (2) (3)

18 trang | Chia sẻ: hachi492 | Ngày: 06/01/2022 | Lượt xem: 853 | Lượt tải: 0

1. Carry Look-ahead Adder 2. Carry-Save Adder (Đọc thêm) 4. Kogge-Stone Adder (Đọc thêm) 3. Carry-Bypass Adder (Đọc thêm) 5. Fully Parallel Adder (Look-up Table Adder)

30 trang | Chia sẻ: hachi492 | Ngày: 06/01/2022 | Lượt xem: 763 | Lượt tải: 0

DIGITAL INTEGRATED CITCUITS  Most of the reasons that modern digital systems use integrated circuits  IC pack a lot more circuitry in a small package  the overall size of any digital system is reduced.  IC have made digital systems more reliable by reducing the number of external interconnections.  IC typically requires less power than ...

29 trang | Chia sẻ: hachi492 | Ngày: 06/01/2022 | Lượt xem: 934 | Lượt tải: 0

Tối thiểu hóa phân tách nhỏ Từ định nghĩa về tương đương, nếu S_i và S_j là tương đương thì tương ứng có k-successor tương đương Nó được dùng tạo ra thủ tục tối thiểu hóa liên quan đến các trạng thái như là các tập và sau đó phá vỡ các tập đó thành các partitions gồm các tập con không tương đương Định ...

457 trang | Chia sẻ: hachi492 | Ngày: 06/01/2022 | Lượt xem: 757 | Lượt tải: 0

Using the Global Set Reset block entity OneHot is port ( Rst, Clk: in std_logic; Q: out std_logic_vector (0 to 3)); end entity OneHot; architecture Behav of OneHot is component STARTUP port (GSR: out std_logic); end component STARTUP; begin U1: component STARTUP port map (Rst => GSR); if Rst = ‘1’ then Q <= “0001”; elseif Clk’...

127 trang | Chia sẻ: hachi492 | Ngày: 06/01/2022 | Lượt xem: 758 | Lượt tải: 0